实验七有限状态机 - 北航计算机学院教学实验中心.PDFVIP

实验七 有限状态机 计算机学院实验中心 一、基本概念 什么是有限状态机？ 有限状态机（FSM ，Finite State Machine ）是一种重 要的时序逻辑电路单元，在数字系统设计中具有十 分重要的作用 有限状态机拥有有限数量的状态，每个状态可以迁 移到零个或多个状态，输入字串决定执行哪个状态 的迁移 状态机可以认为是组合逻辑和寄存器逻辑的特殊组 合，它一般包括两个部分：组合逻辑部分和寄存器 部分 组合逻辑部分又包括次态逻辑和输出逻辑，分别用 于状态译码和产生输出信号；寄存器部分用于存储 状态 状态机的次态是现态及输入信号的函数，输出信号 根据状态机的现态或输入信号而定 有限状态机的分类 根据输出信号产生方法的不同，状态机可分为两类： 摩尔（Moore ）型状态机和米里（Mealy ）型状态机 Moore型状态机，其输出只为状态机当前状态的函数， 而与输入无关 Mealy型状态机，其输出不仅与状态机当前状态有关， 而且与输入有关 状态机的表示方法 状态机有3种表示方法：状态图、状态表和流程图。 这3种表示方法是等价的，相互之间可以转换。其中 状态图最常用： 有限状态机的复位 起始状态指电路复位后所处的状态，选择一个合理 的起始状态将使整个系统简捷高效。 对于有限状态机，必须有时钟信号和复位信号！ 状态编码原则 对于具有N个状态的状态机常用有两种状态编码方式： 一种是采用log N个触发器来表示这N个状态，比如 2 某状态机有6个状态，则只需3个触发器实现状态编 码 一种采用N个触发器来表示这N个状态——称为一位 热码状态机编码（One-Hot State Machine Encoding ）。 采用此方法，虽然使用的触发器较多，但可有效地 节省和简化组合电路。对于寄存器数量多，而门逻 辑相对缺乏的FPGA器件，采用一位热码编码，可有 效提高电路的速度和可靠性，并可充分利用器件资 源 设计原则 状态机的基本操作有两种：内部状态的转换与输出 信号序列的产生 根据电路的用途和结构，确定采用Moore型状态机还 是Mealy型状态机； 确定状态机的所有状态，设计状态编码； 根据状态转移函数画出状态机的状态转换图或状态 表； 用硬件描述语言实现所设计的状态机。 状态机设计的重点在于确定其状态集和状态转换 条件，并绘制状态图 二、实验内容 必做部分 序列信号检测器（需要下载） AD转换（需要下载） 选作 洗衣机控制器（需要下载） 检查要求 下载，源代码，仿真波形 附：ADC0809 ADC0809是CMOS 的8位A/D转换器，片内有8路模拟开关，可控制 8个模拟量中的一个进入A/D转换器中。ADC0809 的分辨率为8位， 转换时间约100µs，含锁存控制的8路多路开关，输出有三态缓冲控 制，单5V 电源供电 START是转换开启信号，高电平有效；ALE是3位通道选择地址 （ADDC 、ADDB 、ADDA ）信号的锁存信号。当模拟量送至某一 输入端（如IN1 ），由3位地址信号选择，而地址信号由ALE锁存； EOC是转换状态信号，当启动转换约100µs后，EOC产生一个负脉 冲，以示转换结束；在EOC 的上升沿后，如输出使能信号OE为高 电平，则控制打开三态缓冲器，把转换好的8位结果输至数据总线， 从而完成一次转换 FPGA控制ADC0809结构图： q[7:0]