原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字集成电路
数字集成电路
-电路、系统与设计
-电路、系统与设计
CMOS组合逻辑门的设计
CMOS组合逻辑门的设计
Apr. 2014.
1
EE141 2nd
© Digital Integrated Circuits Combinational Circuits
组合逻辑和时序逻辑
组合逻辑和时序逻辑
Output = ( )
Output = ( ) f In, Previous In
f In
2
EE141 2nd
© Digital Integrated Circuits Combinational Circuits
CMOS组合逻辑电路
CMOS组合逻辑电路
互补CMOS组合逻辑电路
分类：
（1）静态组合逻辑电路 有比逻辑
传输管逻辑
（2 ） 动态组合逻辑电路
静态组合逻辑电路：性能稳定、功耗低、抗噪声能力强
3
EE141 2nd
© Digital Integrated Circuits Combinational Circuits
6.1 静态CMOS电路
6.1 静态CMOS电路
特点：
（1）在每一时间（除切换期间），每个门的输出总是通过低阻路
径连至VDD或VSS ;
（2 ） 静态时，门的输出值总是由电路所实现的布尔函数决定
（忽略开关周期内的瞬态效应）；
（3 ） 它不同于动态电路：动态电路把信号值暂时存放在高阻抗
电路节点电容上。
静态CMOS 电路：良好的稳定性、良好的性能、低功耗
4
EE141 2nd
© Digital Integrated Circuits Combinational Circuits
6.1.1 静态互补CMOS电路
6.1.1 静态互补CMOS电路
1. 基本概念
1. 基本概念
PUN and PDN are dual logic networks
文档评论（0）