一实验目的青岛大学.pptVIP

实验三 时序逻辑电路设计 一、实验目的 1、掌握同步时序逻辑电路的设计方法。 2、熟悉集成触发器的逻辑功能及使用。 二、实验仪器及器件 1、数字实验箱 2、数字示波器 3、74LS74（双D触发器） 4、74LS00 5、74LS04（六反相器） 三、实验内容 1、测试D触发器（74LS74）（接线） 将D与Q相连，CP端接1KHz时钟信号，用示波器测试Q端和CP端的波形，注意观察两波形间的关系。 2、用D触发器设计一个8421码十进制同步加法器。（仿真） 3、用D触发器设计一个110串行序列信号检测器。 （接线） 4、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图4.7.2（仿真） 其中，1、3必做，2、4任选其一。 同步时序逻辑电路的设计过程 设计示例： 设计步骤： 根据题意可知，电路是在时钟信号控制下自动从1001→0011 → 0110 → 1100 → 1001循环变化。电路没有输入变量，设输出变量为：Q4、Q3、Q2、Q1。 画出状态转换图。 （规定如果起始状态不是有效状态，则下一状态自动进入1001状态，以保证电路自动进入有效循环） Q4（n+1） Q3（n+1） Q2（n+1） Q1（n+1） 4、由各卡诺图化简可得以下逻辑函数式： Q4（n+1）=Q1+Q3+Q4Q2+Q4Q2 Q3（n+1）=Q4Q3Q2Q1+Q4Q3Q2Q1 Q 2（n+1）= Q4Q3Q2Q1+Q4Q3Q2Q1 Q 1（n+1）= Q2+Q4+Q3Q1+Q3Q1 选择触发器 D触发器： Q （n+1）=D JK触发器： Q （n+1）=JQn+KQn 将输出表达式化为所选触发器的形式 D4=Q1+Q3+Q4Q2+Q4Q2 D3=Q4Q3Q2Q1+Q4Q3Q2Q1 D2= Q4Q3Q2Q1+Q4Q3Q2Q1 D1= Q2+Q4+Q3Q1+Q3Q1 5、根据表达式画出电路图 下次实验预习要求 下次实验做实验指导书的实验8。 提前预习74LS161和74LS90的使用方法，及用它们设计任意进制计数器的方法。 提前设计3，4题。 青岛大学电工电子实验教学中心 数字电子技术基础实验多媒体讲义 时序逻辑问题 状态转换图（表） 最简状态转换图（表） 电路方程式 电路逻辑图 逻辑抽象 状态化简 选定触发器的类型 检查能否自启动 用D触发器设计一个同步四相时钟发生器 四相 时钟 发生器 Q1 Q2 Q3 Q4 CP CP Q1 Q4 Q3 Q2 图2.2.7.2 四相时钟发生器输入、输出波形图 1001 1100 0011 0110 0001 0010 0100 0101 0111 1000 1010 1011 1101 1110 1111 0000 1001 1001 0011 1001 10 1001 1001 1001 1001 11 1100 1001 1001 1001 01 1001 0110 1001 1001 00 10 11 01 00 Q2，Q1 Q4，Q3 3、状态化简 由于电路次态Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）只取决于电路现态Q4（n）、Q3（n）、Q2（n）、Q1（n）的取值，根据状态转换图可得现态逻辑函数和次态逻辑函数的卡诺图： 为了化简方便，将上图分解为四个卡诺图分别表示Q4（n+1）、Q3（n+1）、Q2（n+1）、Q1（n+1）。 1 1 0 1 10 1 1 1 1 11 1 1 1 1 01 1 0 1 1 00 10 11 01 00 Q2，Q1 Q4，Q3 0 0 0 0 10 0 0 0 0 11 1 0 0 0 01 0 1 0 0 00 10 11 01 00 Q2，Q1 Q4，Q3 0 0 1 0 10 0 0 0 0 11 0 0 0 0 01 0 1 0 0 00 10 11 01 00 Q2，Q1 Q4，Q3 1 1 1 1 10 1 1 1 1 11 0 1 1 1 01 1 0 1 1 00 10 11 01 00 Q2，Q1 Q4，Q3