第3章节 集成逻辑门电路.ppt

②只有一个OC门输出低电平： I IL：负载门低电平输入电流 I G（max）：OC门最大灌电流 图3.2.22 RL(max)的确定 图3.2.23 RL(min)的确定 ③作驱动器 (4)OC门的应用 ①线与 ②用于接口电路，实现TTL CMOS 电平转换 4.三态输出TTL门（TS门） (1)三态输出与非门组成及工作原理 （a）控制端高电平有效 B A Vcc T4 T1 T2 T5 Y D P 1 1 EN EN B A 国标符号 Y EN B A 曾用符号 Y EN B A 曾用符号 Y EN （b）控制端低电平有效 B A Vcc T4 T1 T2 T5 Y D P 1 EN EN B A 国标符号 Y EN 图3.2.24 三态与非门 (2)典型用途 ①构成总线结构 图3.2.25 用三态门构成总线结构 EN 1 A1 G1 EN1 EN 1 A2 G2 EN2 EN 1 An Gn ENn … ②双向数据传输 图3.2.26 用三态门实现数据的双向传输 EN 1 D0 EN EN 1 D1 总 线 D0/D1 例1 写出下图电路的输出表达式。 EN 1 A B EN 1 F 1 解：当B=0时， 当B=1时， F=A； F=A 。 所以，F=AB+AB A 1 A 0 B F的卡诺图 例2 如下图所示电路、及其输入信号的波形，试画出输出信号P和G的电压波形并写出P的逻辑表达式。 EN A B P C D G A B C D G P 解：当C=0时， 当C=1时， P=AB+D 。 所以，P=ABC+D P=D； 第三节 ECL和I2L门电路简介 进一步提高速度而研制的。是TTL、CMOS、I2L、ECL电路中工作速度最快的一种。 一、ECL门电路 原因： ①ECL门电路中三极管工作在非饱和和浅截止状态； ②ECL门电路中电阻阻值小，且逻辑摆幅（高、低电平之差）低。 2.工作原理 3.参数 ②tpd一般为3~5ns 目前已能减小至0.1ns以内。 ①高电平-0.8V、低电平-1.6V、阀值电压、 噪声容限在0.2V左右； 1.组成 电流开关、基准电压源、射极输出器。 －VEE(－5.2V) (a) 电路 (3)输入负载特性 ①当 uI 1.3V时，T5截止 T2截止或 T2导通，但忽略其分流作用，因其处于放大状态。 ②当 uI =1.4V时，T5导通，箝位于1.4V ③稳定输出高电平，则RI 0.91 ① ④稳定输出低电平，则 RI 2.5 （此时uI =1.4V ） ⑤ “1” 直流5V档内阻20K 5 ⑥多余输入端的处理 与信号端并接；经一个电阻（大于1 ）接 电源正极；接地。 悬空引脚为1.4V左右 图3.2.6 输入负载特性 uI RI (c) 等效电路 (4)输出特性 ①拉电流负载 ②灌电流负载 驱动门 负载门 UOH iL G1 G2 UOL IG 驱动门 负载门 ③扇入系数：NI ④扇出系数：NO 从输出特性曲线能看出允许的最大拉电流和灌电流。 （如高电平≥2.4V ; 低电平≤0.4 V ） 通常NO≥8。 和， 中较小的一个。 图3.2.8 uO=UOH时TTL与非门输出特性 (a) uO=UOH时输出特性 (b)拉电流负载示意 图3.2.9 uO=UOL时TTL与非门输出特性 (a) uO=UOL时输出特性 (b)灌电流负载示意 图3.2.10 TTL与非门的扇出 (5)动态特性 ①传输延迟 tPHL tPLH uI uO 图3.2.11 TTL与非门的传输延迟 uI uO 54/74系列，10ns左右 1 u0 uI 已知tpd=10ns uI/V t 3.4 0.2 0.1ns u0/V t 3.4 0.2 Vcc与地间接退耦电容以消除尖峰电流带来的电路间的串扰。 ②动态尖峰电流 uI O t t icc O ICCH ICCL 图3.2.12 动态尖峰电流 二、 改进型TTL与非门 1. 54H/74H系列 图3.2.13 54H/74H系列与非门（54H/74H00)的电路结构 (1)输出级采用 达林顿结构三极管； (2)降低电阻的阻值 tpd ≈6ns,但加大了电路的静态功耗。 减小了门电路输出高电平时的输出电阻。 提高了三极管的开关速度使tpd ↓。 2. 54S/74S系列 3.0 2.0 1.0 O 0.4 0.8 1.2 1.6 uI/V u0/V （b）电压传输特性 图3.2.14 54S/74S系列与非门（54S/74S00)的电路结构 (1)引入抗饱和三极管。