可擦除的可编程逻辑器件EPLD.PDFVIP

412 第八章可编程逻缉器件 8.5 可擦除的可编程逻辑器件(EPLD) 8.5.1 EPIJD 的基本结构和特点 EPLD 是继 PAL、 GAL 之后推出的一种可编程逻辑器件，它采用 CMOS 和 UVEPROM 工艺制作，集成度比 PAL 和 GAL 器件高得多，其产品多半属于高宿 度 PLD。 图 8. 5. 1 是 Atmel 公司生产的 EPLD 产品 A币2VI0 的电路结构框图。它的 基本结构形式和 PAL， GAL 器件类似，仍由可编程的与逻辑阵列、固定的或逻辑 阵列和输出逻辑宏单元(简称 OLMC) 组成。 AT22VI0 有两种不同的封装形式， 即双列直插式(DIP) 和表面安装式(SMT) 。图 8. 5. 1 中每个引脚的两个标号中 前一个是 DIP 封装形式下的标号，后一个是 SMT 封装形式下的标号。 与 PAL 和 GAL 相比，EPLD 有以下几个特点。 首先，由于采用了 CMOS 工艺，所以 EPLD 具有 CMOS 器件低功耗、高噪声 容限的优点。 其次，因为采用了 UVEPROM 工艺，以叠栅注入 MOS 管作为编程单元，所以 不仅可靠性高、可以改写，而且集成度高、造价便宜。这也是选用 UVEPROM 工 艺制作 EPLD 的一个主要原因。目前 EPLD 产品的集成度最高已达 1 万门 以上。 第三个特点是输出部分采用了类似于 GAL 器件的可编程的输出逻辑宏单 元。 EPLD 的 OLMC 不仅吸收了 GAL 器件输出电路结构可编程的优点，而且还 增加了对 OLMC 中触发器的预置数和异步置零功能。因此，EPLD 的 OLMC 要 比 GAL 中的 OLMC 有更大的使用灵活性。 此外，为了提高与-或逻辑阵列中乘积项的利用率，有些 EPLD 的或逻辑阵 列部分也引入了可编程逻辑结构。 *8.5.2 EPLD 的与-或逻辑阵~J 在PAL 和 GAL 器件的与-或逻辑阵列中，每个或门输入的一组乘积项数目 是固定的，而且在许多情况下每一组的数目又是相等的。但由于需要产生的 与-或逻辑函数所包含的乘积项各不相同，因而与-或阵列中的乘积项就得不到 充分利用。为了克服这种局限性，在 EPLD 的与-或逻辑阵列上做了一些改进。 首先，在大多数的 EPLD 中与-或逻辑阵列每一组乘积项的数目不完全相 等，这样既使于产生不同项数的与或逻辑函数，又有利于提高乘积项的利用率。 8.5 可擦除的可编程逻辑器件(EPLD) 413 rt 输入线 4 8 12 16 20 24 28 32 36 40 m 吐 …… (DlP, E 712缸 (22, l~ ~ (2 ,3) 司1 同中可 二」一一 ::e