原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验六 verilogHDL的设计编码器、译码器
实验六 Verilog设计编码器/译码器
一、实验目的
1、进一步掌握基本组合逻辑电路的实现方法；
2、进一步了解always语句的设计方法；
3、学习用case语句设计数据优先编码器/译码器的实现方法；
4、学习用case语句设计设计总线/缓冲器的实现方法。
二、实验内容（选择其中2个以上完成）
用always语句设计并仿真2-4译码器d24_seq.v，其真值表如下表所示。
2、用Verilog HDL设计法设计并仿真8-3线优先编码器encode.v，其真值表如下表所示。
3、用Verilog设计双向总线缓冲器电路，当EN=1且DIR=0时输出A=B， EN=1且DIR=1时输出B=A，否则输出高阻‘Z’，文件命名为bibus.v。
4、用Verilog语言编写3-8译码器的程序，符号如图所示，其中g1,g2a,g2b是使能控制输入端，当g1为高电平，g2a,g2b为低电平时，译码器工作，其他状态时，译码器被禁止工作，全部输出均为无效电平（高电平‘1’）。
5、8段译码器真值表如下所示，其中输入显示字符data为4位二进制，输出seg为8位共阴极码，文件命名为dec7s.v。（选做）
6、3线-8线译码器的元件符号如图所示，ENA是译码器的使能控制输入端，当ENA=1时，译码器不能工作，7线输出Y[7..0]译码器的输出有效电平为低电平）；当ENA=0时，译码器工作。C、B、A是3线数据输入端，译码器处于工作状态时，当CBA=000时，Y[7..0]即Y[0]=0）；当CBA=001时，Y[7..0]即Y[1]=0）；依此类推，文件命名为decoder.v。（选做）
三、实验步骤
1、建立电路的Verilog HDL文件，进行编译，直到编译无误。
2、建立电路的波形文件，编辑输入信号。
3、运行仿真器，并验证仿真。
四、实验报告
1、编写程序
2、调试过程问题分析与解决
3、仿真结果分析。
文档评论（0）