多路竞赛抢答器电路设计.docVIP

多路竞赛抢答器电路的设计 设计指标和设计要求 1．设计任务：用中规模集成电路设计一个多路竞赛抢答器电路。 2．设计要求：多路竞赛抢答器电路要有八个抢答功能，若任意一组抢答成功，则显示该组号并伴有音乐提示，其它组被封锁，不能抢答，直到裁判宣布重新开始抢答时，各组才可以进行下一轮抢答。 总体设计方案 1．设计框图 2．电路原理图 多路竞赛抢答器电路图 单元电路分析 时序控制电路 时序控制电路图 当按下主持人开关，输入低电平，经Ｒ－Ｓ触发器输出Ｑｎ同时，４Ｑ输入由７４ＬＳ２７９输出的信号同时送入与非门，再由与门输出送入ＳＴ，从而控制７４ＬＳ１４８的导通。实现了时序控制功能。 声控电路 声控电路图 当4Q端得到高电平，音乐片工作，同时，晶体管导通，扬声器发出声响。当4Q端为低电平时，音乐片停止工作。 74LS48 74LS48译码器驱动器输出是高电平有效，所以配接的数码管必须采用共阴极接法。当某一字段接高电平发光。使用每个管要串联限流电阻，共阴极接地，七个阳极a～g有相应的BCD七段译码器来驱动。 74LS48的功能表 输入输出 说明 LT RBI BI A3A2A1A0 ABCDEFG 显示 测试 0 × 1 ×××× 1 1 1 1 1 1 1 8 灭灯 × × 0 ×××× 0 0 0 0 0 0 0 不亮 灭0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 灭0 显示0 1 1 1 0 0 0 0 1 1 1 1 1 1 0 0 正常译码 1 × 1 0 0 0 1 0 1 1 0 0 0 0 1 74LS279 74LS279由四个R－S锁存器，其主要电路特性是有两个位置（SA，SB）。当S为低电平，R为高电平时，输出端（Q）为高电平。当S为高电平，R为低电平时，Q为低电平。当S和R均为高电平时，Q被锁在已建立的电平。当S和R均为低电平时，Q为稳定的高电平状态。对SA和SB,S的低电平表示只要有一个为低电平，S的高电平表示SA和SB均为高电平。 封装：采用DIP－16封装 替换型号：CT54LS279/ST74LS279. SN54LS279/SN74LS279 引脚功能定义：1Q～4Q：输出端。1S～4S:置为端（低电平有效） 1R～4R：复位端（低电平有效） 输入 输出 说明 R S Qn+1 0 0 × 锁存器状态不定不允许 0 1 0 锁存器置0 1 0 1 锁存器置1 1 1 Qn 锁存器保持原有状态 74LS279的功能表 74LS148 该编码器有8个信号输出端，3个二进制码输出端，此外电路还设置里输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作，而当EI=1时，则不论8个输入端为何种状态3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电平有效的情况。当EI为0，且至少有一个输入端有编码请求信号时优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。 74LS148优先编码器真值表 S I0 I1 I2 I3 I4 I5 I6 I7 YEX YS Y2 Y1 Y0 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 × 0 1 1 1 1 1 1 0 1 1 1 0 0 × × 0 1 1 1 1 1 0 1 1 0 1 0 × × × 0 1 1 1 1 0 1 1 0 0 0 × × × × 0 1 1 1 0 1 0 1 1 0 × × × × × 0 1 1 0 1 0 1 0 0 × × × × × × 0 1 0 1 0 0 1 0 × × × × × × × 0 0 1 0 0 0 整机电路 抢答器的基本功能 此抢答器可同时供8名选手或8个代表队参加比赛，他们的编号分别是0,1,2,3,4,5,6,7，用一个抢答按钮的编号与选手的编号相对应，分别是S0,S1,S2,S3,S4,S5,S6,S7。给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管）和抢答的开始。抢答器具有数据锁存和显示功能。抢答开始后，若有选手按动抢答器按钮，编号立即锁存。并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要锁存插入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 当主持人控制开关处于“清零”位置时，RS触发器的R端为低电平，输出端（4Q～1Q）全部为低电平。于是74LS48的=0，显示器灭灯；74LS148的选通输入端ST=0