- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验38 模拟集成电路的版图设计
模拟集成电路设计是现代集成电路设计的重要组成部分。模拟集成电路的版图设计是模拟集成电路设计环节中的重要关键环节。模拟集成电路版图设计的优劣直接影响着整个集成电路的性能和设计的成败。
本实验要求学生在系统地学习了《半导体物理、模拟集成电路版图中的器件与设计规则
在模拟集成电路中,主要器件有NMOS、PMOS、NPN和PNP晶体管,二极管、电阻和电容等。这些器件在Ledit软件中,实现的方法存在较大差异,但都是遵循器件的定义实现的。器件的定义存储在以.ext为后缀的器件萃取文件中。
在Ledit软件环境下,P型衬底N阱CMOS 2P2M工艺下,集成电路版图通用的规则外,主要还有:NPN、PNP晶体管设计规则、电容设计规则和电阻设计规则等,表1中摘录了这些规则中的部分内容。使用这些设计规则可以实现NPN、PNP、MOS电容和电阻等器件版图。
Capacitor: Poly2 Minimum Width 3 Cap/Trans: Poly2toPoly2 Space 3 Minimum poly overlap with poly2 2 Capacitor: Poly2 Space to Active 2 Capacitor: Poly2 to Well Spacing 2 Capacitor: Poly2 to Well Edge 2 Cap/T: Poly2 Space to PolyCnt 3 Trans: Poly2 Minimum Width 2 Trans: Gate Extension Out of Active 2 Trans: Poly2 to Active Spacing 1 Trans: Poly2 to Poly Spacing 2 Cap/Trans: Poly Overlap of Poly2 2 Trans: P1P2overlap to P2Edge 2 Cap/T: P1P2overlap to P1Edge 2 Trans: Poly2 to ActCnt Space 3 Select overlap emitter contact 3 P-Base surround emitter select 2 Space between emitter select base 4 pbase overlap of base select 2 select overlap of base contact 2 N-Well overlap of pbase 6 P-Base space to collector active 4 Active overlap of collector contact 2 N-Well overlap of collector active 3 Select overlap of collector active 2 … …
在绘制模拟集成电路版图时,所绘制的各种基本图形尺寸不能小于这些设计规则要求的尺寸,否则将导致设计规则错误。在Ledit软件环境下,完成设计规则检查的功能称为设计规则检查(Design Rule Check,DRC)。在集成电路版图绘制过程中,需要经常性地使用DRC功能来检查版图是否存在错误,这样做可以避免同时有太多违反设计规则的错误产生,决定着版图的完成效率和完成质量。版图的设计规则是最小尺寸要求,将基本图形的尺寸有意绘制大些,DRC检查不认为是一种设计规则错误,但在整个集成电路中将造成芯片面积的浪费,所以在布局基本图形时,充分考虑器件必要的几何尺寸的同时,应使用尽量小的基本图形尺寸。
2. 模拟集成电路版图图层定义
在Ledit软件环境中,P型衬底N阱CMOS 2P2M工艺条件下,模拟集成电路版图中除去与数字定义相同的基本层外,主要还定义有:(Poly Resistor ID)、多晶(Poly2 Resistor ID)、(N Diff Resistor ID)、(P Diff Resistor ID)、(P Base Resistor ID)(N Well Resistor ID)(Poly12 Capacitor ID)、(NMOS Capacitor ID)(PMOS Capacitor ID)(NPN ID)、P Base)、LPNP ID)、LPNP Emitter ID)和二极管识别标记(DIODE ID)等基本层。2.0U(λ=1.0μm)设计规则绘制完成N沟道电流镜负载电路单元版图,具体电路和各器件尺寸见图38.9,总芯片面积不超过80μm×100μm;
图38.9 N沟道电流镜负载电路与各器件参数
2. 采用2.0U(λ=1.0μm)设
您可能关注的文档
最近下载
- 2023年山东省青岛市市北区“未来之星”选拔活动试卷(四、五年级).pdf VIP
- 鲁科版高中化学目录.pdf VIP
- 金融英语翻译 Chapter 15 应收款项.pptx VIP
- 烟草法律知识考试真题题库(含答案).pdf VIP
- 三年级上册 劳动教案.pdf VIP
- DB12T 775-2018 防雷装置检测业务规范.docx VIP
- 专题2.6 一元二次方程应用-几何动态问题(专项训练).pdf VIP
- 觉醒年代人物小传800字.doc VIP
- [通力KONE电梯资料]CTP-07.30.S2A_安全钳.pdf VIP
- 【名校课堂】九年级数学下册 28.1 锐角三角函数 正弦(第1课时)练习 (新版)新人教版.doc VIP
文档评论(0)