数字钟实验报告共享.pdf

《数字电路与逻辑设计实验》实验报告 题 目 数字钟电路设计 学 院： 信息工程学院 系 电子信息工程 专 业： 班 级： 学 号： 学生姓名： 同组同学： 指导教师： 递交日期： 一、实验目的： 1、综合应用数字电路知识； 2、学习使用protel 进行电子电路的原理图设计、印制电路板设计 3、学习电路板制作、安装、调试技能。 二、实验任务及要求： 任务：设计一个 24 小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校 时，使其校正到准确时间。 要求：画出电路原理图，元器件及参数选择，PCB 文件生成、制板及实物制作 三、实验原理及电路设计： 1、设计方案与模块框图 数字时钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。其主 要功能为计时、校时。利用同步二-十进制计数器74LS160 子电路构成数字时钟系统，其中秒、分计数 均由1 个10 分频同步二-十进制计数器和1 个6 分频同步二-十进制计数器分别完成个位、十位计数， 小时计数由1 个5 分频同步二-十进制计数器和 1 个3 分频同步二-十进制计数器分别完成个位、十位 计数。秒、分、时计数器之间采用异步级联的方式。开关S1 和S2 分别是控制分和时的校时开关。 译码显示 译码显示 译码显示 24 进制 60 进制 60 进制 时计数器 分计数器 秒计数器 校时电路 校分电路 555 多谐振荡器 分频器 图1. 设计框架图 2、各子模块原理与电路设计 ①秒、分计数电路 分和秒的计数器为60 进制计数器，该计数子电路有两片 74LS160 十进制计数器和一个与非门。 个位为10 分频同步二-十进制计数器，将个位的进位端CO 连接至十位的时钟CLK 端，当个位完成0 到9 的计数后进位端每产生一个0 到1 的上升沿，使得十位计数器输入1 个计数脉冲，十位计数器开始计数。 在十位的第7 个计数脉冲到来之前，计数器锁定状态为0101，在与非门的作用下，使置数端为0，执行 同步置入功能，重新回到初始状态0000。至此，完成一次计数循环。 图2. 60 进制计数电路图 第一个状态 最后一个状态 图3. 60 进制计数器模拟结果 ②时计数电路 小时计数器为24 进制计数器，该计数子电路有两片74LS160 十进制计数器和一个与非门。个位为 5 分频同步二-十进制计数器，十位为3 分频同步二-十进制计数器。将个位的进位端CO 连接至十位的时 钟CLK 端，当个位完成0 到4 的计数后，进位端每产生一个0 到1 的上升沿，使得十位计数器输入1 个 计数脉冲，十位计数器开始计数。将个位的Q2 和十位的Q1 连接到与非门的输入端，输出端连接到个位 和十位计数器的清零端，即当个位计数器状态为0100，十位计数器状态为0010 时，个位和十位计数器 同时清零，重新计数。 图4. 24 进制计数电路图 第一个状态 最后一个状态 图5. 24 进制计数器模拟结果 ③555 多谐振荡器 这里是采用的是有 555 芯片组成的多谐振荡器来作为频率脉冲产生器，其输出