eda技术与实践 徐飞编著 第3章课件.ppt

【例3-1】 1位三态门的VHDL描述 偶数分频 奇数分频 2N分频 半整数分频 数控分频 PROCESS(clk_1024,clr) BEGIN IF(clr=‘1’)THEN cnt=( OTHERS=’0’); ELSIF RISING_EDGE(clk_1024)THEN cnt=cnt +1; END IF; END PROCESS; Clk_512=cnt(0); Clk_64 = cnt(3); Clk_4 =cnt(7); Clk_1 =cnt(9); END one; RAM的设计 FIFO的设计 LIFO的设计 数字类型定义语句 状态机的结构 Moore状态机描述 Mealy状态机描述 序列信号检测电路设计 M序列信号发生电路设计 【例3-22】设计一个M序列信号生器,特征多项式为：f(x)=x4+x+1 特征多项式f(x)=x4+x+1构成的M序列发生器电路图 移位相加的8位乘法器设计 循环冗余校验电路设计 交通灯管理器设计参考程序 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； USE IEEE.STD_LOGIC_UNSIGNED.ALL； ENTITY traffic IS PORT(rst,clk：IN STD_