基于扫描链修改的低功耗测试方案.pdfVIP

第 31卷第 2期 黑 龙 江 工 程 学 院 学 报 Vo1．31．No．2 2017年 4月 JournalofHeilongjiangInstituteofTechnology Apr．．2017 IX)I：10．19352／j．cnki．issn1671—4679．2017．02．010 基于扫描链修改的低功耗测试方案 张培明 ，商 进 ，李晓龙 (1．黑龙江工程学院 电气与信息工程学院，黑龙江 哈尔滨 150050；2．无锡职业技术学院 控制技术学院，江苏 无锡 214121) 摘 要-G片测试过程中存在的高功耗问题是制约芯片测试发展的难题，针对此问题，提出一种新的低功耗测试方 法。该方法撞过插入异或门，将扫描链中的部分D触发器用T触发器代替，同时采用遗传算法对测试结构进行修改 和测试向量重排序，为了保证故障覆盖率和故障仿真的正确性 ，对测试数据进行转换，从而降低由于节点电压跳变 所导致的电平翻转次数，达到降低测试功耗的 目的。根据部分 ISCSAS89基准电路的实验结果表明：该方法符合预 期 目标 ，平均功耗相对于未采用该方法前降低 51．26％。 关键词：扫描链；测试向量重排序；遗传算法；低功耗测试 中图分类号：TP391．46 文献标识码 ：A 文章编号：1671—4679(2017)02—0045—04 Low powertestschemebasedon scan chainmodification ZHANGPeiming，SHANGJin ，LIXiaolong (1．CollegeofElectricalandInformationEngineering，HeilongjiangofInstituteofTechnology，Harbin150050，China；2．Control TechnologyInstitute，WuxiInstituteofTechnology，Wuxi214121，China) Abstract：Aimingattheproblem ofhighpowerconsumptionduringthetestofthechip，thispaperpresents alow powertestmethodbasedon testabilitydesign．By insertingtheXOR gate，partD flip—flopofscan chain isreplacedbyusingTflipflops，andgeneticalgorithm isusedtotheteststructuretomodifyandtest vectorreordering．Inordertoensurethecorrectnessofthefaultcoverageandfaultsimulation，testdatais transformed，SO thatthefrequency ofthevoltagechangecausedby thenodevoltageisreduced，and purposeofreducing the powerconsumption is achieved． Experimentalresultsbased on some IS89 benchmarkcircuitsshowsthattheproposedmethodcanreducethepowerconsumption，andtheaverage powerconsumptionreductionratiois51．26 ． Keywords：scanchain；testvectorreordering；geneticalgorithm ；low powertest 与集成电路技术快速发展相对应的是其测试 1 动态功耗分析 过程中测试功耗越来越高。集成电路测试功耗主 要 由动态功耗和静态功耗组成 。在现有工艺条 1．1 动态功耗来源 件下， 电路的测试功耗主要为动态功耗，测试模式 集成电路 中的功率消耗通常用下述公式_7]计算 下消耗