THGSC型实验指导书(EDA基础部分).docVIP

目录实验一　基于QUARTUSII 图形输入电路的设计 1 实验二　基于VHDL 格雷码编码器的设计 18 实验三　含异步清零和同步使能的加法计数器 20 实验四　八位七段数码管动态显示电路的设计 22 实验五　数控分频器的设计 24 实验六　图形和VHDL 混合输入的电路设计 26 实验七　四位并行乘法器的设计 29 实验八　基本触发器的设计 31 实验九　四位全加器设计 33 实验十　矩阵键盘显示电路的设计 35 实验十一　用VHDL 设计七人表决器 38 实验十二　用VHDL 设计四人抢答器 40 实验十三　可控脉冲发生器的设计 42 实验十四　正负脉宽调制信号发生器设计 44 实验十五　直流电机的测速 46 实验十六　数字频率计的设计 49 实验十七　数字钟的设计 52 实验十八　序列检测器的设计 54 实验十九　数字秒表的设计 56 实验二十　出租车计费器的设计 58 实验二十一　VGA 彩条信号发生器的设计 60 实验二十二　步进电机的驱动 64 实验二十三　1602字符型液晶显示 66 实验二十四 240128点阵型液晶显示与8051 IP核 71 实验二十五　AD/DA实验 74 实验二十六　DDS信号源设计 76 实验一　基于QUARTUSII 图形输入电路的设计 一、实验目的 1．通过一个简单的3—8译码器的设计，掌握组合逻辑电路的设计方法。 2．初步了解QUARTUSII 原理图输入设计的全过程。 3．掌握组合逻辑电路的静态测试方法。 二、实验设备 PC机 　　　　　　　　　 1台； Altera Blaster下载器　　　　 1根； THGSC-3型实验箱　　　　 1台。 三、实验原理 3-8译码器三输入，八输出。当输入信号按二进制方式的表示值为N时，输出端标号为N 的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。 译码器不需要像编码器那样用一个输出端指示输出是否有效。但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。 四、实验内容 在本实验中，用三个拨动开关(SW1~SW3)来表示三八译码器的三个输入（A、B、C）；用八个LED 来表示三八译码器的八个输出（D1~D8）。通过输入不同的值来观察输入的结果与三八译码器的真值表是否一致。实验箱中的拨动开关，当开关闭合（拨动开关的档位在下方）时其输出为低电平，反之输出高电平。实验箱中的拨动开关与FPGA 的接口电路，LED 灯与FPGA 的接口电路以及拨动开关、LED 与FPGA 的管脚连接在用户手册中都做了详细说明，这里不再赘述。 五、实验步骤 下面将通过这个实验，向读者介绍QUARTUSII 的项目文件的生成、编译、管脚分配以及时序仿真等的操作过程。 建立工程文件 1）程序AlteraQuartusII 9.0”，运行QUARTUSII 软件。或者双击桌面上的QUARTUSII 的图标运行QUARTUSII 软件，出现如图1-1 所示，如果是第一次打开QUARTUSII 软件可能会有其它的提示信息，使用者可以根据实际情况进行设定后进入图1-1 所示界面。 2）1-2所示。 3）点击图1-2 中的Next 进入工作目录，工程名的设定对话框如图1-3 所示。第一个输入框为工程目录输入框，用户可以输入如e:/eda 等工作路径来设定工程的目录，设定好后，所有的生成文件将放入这个工作目录。第二个输入框为工程名称输入框，第三个输入框为顶层实体名称输入框。用户可以设定如exp1，一般情况下工程名称与实体名称相同。使用者也可以根据自已的实际情况来设定。 图1-1 QUARTUSII 软件运行界面 图1-2 新建工程对话框 图1-3 指定工程名称及工作目录 4）点击Next，进入下一个设定对话框，按默认选项直接点击Next 进行器件选择对话框。如图1-4 所示。这里选用CycloneII 系列芯片EP2C35F672C8为例进行介绍。用户可以根据使用的不同