三重输入7-至13-Bit增量型ADC数据表.PDFVIP

三重输入 7- 至 13-Bit 增量型 ADC 数据表 TriADC V 1.2 001-66282 Rev. ** Triple Input 7- to 13-Bit Incremental ADC Copyright © 2001-2010 Cypress Semiconductor Corporation. All Rights Reserved. ® PSoC 模块 API 存储器 （字节） 引脚（每个外部 资源 数字 模拟 CT 模拟 SC 闪存 RAM I/O 和 ADC 输入） CY8C29/27xxx、CY8C28x43、 5 0 3 431 11 1 CY8C28x52、CY8CLED08/16、 CY8C28x45、CY8CPLC20、 CY8CLED16P01 CY8C26/25xxx 5 0 3 628 11 1 请参见 器 AN2239，ADC 选择指南的信息。 如需获取一个或多个使用此用户模块的完整配置功能性示例项目，请转到 /psocexampleprojects. 特性与概述 同时对三个输入进行采样 7- 至 13-bit 分辨率，2 的补码或无符号整数 从 4 到高于 10,000 sps 的采样率 最大输入范围 （Vss 到 Vdd） 积分转换器提供良好的正常模抑制 内部或外部时钟 TriADC 是一个三重输入积分模数转换器 (ADC)，拥有 7 到 13 位的可调分辨率。 可通过优化集成时间对 其进行配置，以移除不需要的高频率。 输入电压范围 （包括轨至轨）可通过配置合适的参考电压和模拟接 地进行测量。 基于集中在 AGND 处的输入电压（–Vref 和 +Vref 之间），输出可配置为 2 的补码或无符 号整数。 采样率范围从 4 到 10,000 sps，具体取决于分辨率、数据时钟和 CalcTime 参数的选择。 编程接口允许用户指定需要转换的顺序样本的数量或选择连续采样。CPU 负荷根据输入电平而变化。 例 如，当 V = +V ，将会有 14,972 个 CPU 周期（最多 13 位）。 当 V = AGND，将会有 7,868 个 CPU in ref in 周期 （平均 13 位）。 当 Vin = -Vref，将会有 764 个 CPU 周期 （最少 7-13 位）。 TriADC 除了比 ADCINCVR 多两个数字和模拟 SC 模块，其他操作完全相同。 由于三个输入通道由共同的信 号控制，因此将同时进行采样，且采样持续时间也相同。 三个输入通道的电源设置、分辨率和速率均相 同。 对于需要同步采样三个信号的应用程序，例如三相电压测量，TriADC 是理想的选择。 正如其他 PSoC ADC 一样，两个输入的信号可以复用。 请注意，在放置模块之前您需要查看 “ 参数 ” 部分。 Cypress Semiconductor Corporation • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Document Number: 001-66282 Rev. ** Revised December 29, 2010 [+] Feedback