北京交通大学数电实验{中频增益电路}实验报告.docx

指导老师：佟毅学生姓名：学号：班级：完成时间：2014.11.22一设计任务要求1 用加法器实现2位乘法电路。2 设计一个电路，输入信号50mV到5V峰峰值，1KHZ～10KHZ的正弦波信号，输出信号为3V到4V的同频率，不失真的正弦波信号。精度为8位，负载500Ω。二设计方案及论证1 任务分析（1）实验1两位乘法器设两位二进制数分别为A1A0，B1B0图2-1 两位乘法原理图由图2-1知，为实现2位乘法电路，电路需采用74ls08与门和74283加法器，并令S1=A1B0+A0B1S2=A1B1S0=A0B0S3=0（式2-1-1）则S3S2S1S0即为所得乘积（2）实验2中频放大增益I.除法电路利用DAC0832内部的R—2R电阻网络，输出Iout1和Iout2分别接运放的反相输入端和同相输入端，使运放工作在线性状态。当DAC0832的VREF端接运放的输出时，RFB端接模拟输入信号时，实现除法功能。（如图2-2所示）可以推导出DAC0832构成除法器时的输出表达式：（式2-1-2）通过加入反馈电阻，我们想要公式变为如下形式：（式2-1-3）上式可以简写为：（式2-1-4）其中。图2-1-2 DAC实现除法电路原理图II.得到最大值由式2-1-4，需找到电压最大值输入Rfb作为D，其基本思路是利用比较器对ADC得到的数据不断比较，并利用锁存器锁存最大值送入DAC的Rfb，控制电路则用计数器定时清零以在输入幅值发生变化时最大值也发生变化。2 方案比较经过仔细讨论，我们决定采用如下方案：用ADC0809对发射信号模数转换，输出数值由数值比较器比较后送入两级锁存器，最大值送往DAC0832，DAC0832和运放构成除法器，控制部分由计数器及各种逻辑门，目的在于定时清零。具体电路设计参见以下。3 系统结构设计（1）模数转换并比较如图2-3-1所示，发射信号经模数转换器ADC0809转变为数字信号从OUT1-OUT8端口送出，2个数值比较器74LS85串联分别比较8位数值的高4位与低4位。图2-3-1模数转换与比较部分其中ADC0809的时钟接1MHz，保证采样频率远大于计数器产生的清零频率；23-25端口接地保证输入端口为IN0；START EOC ALE相连保证转换结束后立刻开始；参考电压接5V。（2）控制部分如图2-3-2所示，74ls161为16为计数器，计满时RCO置1，通过非门74ls04清零数据，通过与非门74ls00打开锁存器1；74ls22为四输入与非门，序列为0111且AB时打开锁存器2。图2-3-2 控制部分电路图（3）锁存部分如图2-3-3所示，用两个锁存器74ls373，第一个锁存器在AB，即当前数据大于上一时刻测得数据时打开，但锁存的值会发生改变，所以需要第二个锁存器缓冲，第二个锁存器在AB时打开，由于输入为正弦波，此时锁存的值不再变化，所以第一个锁存器送来的数据即为要求的D。图2-3-3 锁存部分电路图（4）数模转换与运算放大部分DAC0832进行数模转换并实现除法功能，归一化后接运算放大器LM324完成中频放大增益。图2-3-4 数模转换与运算放大电路图4 具体电路分析（1）实验1图2-4-1 两位乘法器Multisim仿真图（2）实验2图2-4-2 中频增益protel仿真图图2-4-3中频增益实际电路（1）图2-4-4中频增益实际电路（2）（3）所用元件功能与引脚图图2-4-5 LM324引脚图图2-4-6 74LS85引脚图图2-4-674LS00引脚图图2-4-774LS161引脚图图2-4-874LS08引脚图图2-4-974LS373引脚图如图2-4-10，ADC0809 各脚功能如下：D7-D0：8 位数字量输出引脚。IN0-IN7：8 位模拟量输入引脚。VCC：+5V 工作电压。GND：地。REF（+）：参考电压正端。REF（-）：参考电压负端。START：A/D 转换启动信号输入端。ALE：地址锁存允许信号输入端。（以上两种信号用于启动A/D 转换）.EOC：转换结束信号输出引脚，开始转换时为低电平，当转换结束时为高电平。OE：输出允许控制端，用以打开三态数据输出锁存器。CLK：时钟信号输入端（一般为500KHz）。图2-4-10ADC0809引脚图DAC0832是采样频率为八位的D/A转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。所以这个芯片的应用很广泛,关于DAC0832应用的一些重要资料见下图。图2-4-11DAC0832引脚图三制作与调试过程1 制作与调试流程改善与调试误差分析连接电路图protel仿真设计电路图分析任务图3-1制造与调试流程图2