逻辑分析仪中timing-state存储方式的应用-mipaper.pdfVIP

逻辑分析仪应用从入门到精通（十八） 逻辑分析仪中 Timing-State 存储方式的应用 引言 在选购逻辑分析仪的过程中，用户关心的硬件指标主要有输入通道数量、采样速率、存 储深度等参数。随着逻辑分析仪技术的发展，这些指标正在不断提升，使用户在检测设备时 更加方便：得以检测多通道数据，观测到微小脉宽信号，捕获长时间数据。目前逻辑分析仪 的采样速率已相当高，高达数百MHz 甚至上GHz，数百Mpts 的存储芯片已无法长时间记录 数据，特别在某些长时间不活动、偶尔突发传输数据的设备中。为了有效提高存储数据的实 用率，某些高级的数据处理算法必须使用。本文所介绍的致远电子LAB6000 系列逻辑分析仪 的Timing-State 存储方式，正是在数据存储方面的一种优化算法。 常规存储方式的不足 在常用的逻辑分析仪采样存储方式中，主要有定时采样（Timing）采样与状态（State） 采样两种。定时采样是采用逻辑分析内部时钟对数据进行采样，属于异步采样方式，用于测 量目标设备的信号之间的定时关系。状态采样是使用设备内部的信号作触发源，观测在该信 号作用下各信号的电平状况，属于同步采样。在这两种采样方式中，逻辑分析仪所记录的数 据长度会随采样时间的增加而线性增长。在目前高采样率的逻辑分析中，存储器的容量与带 宽是个严重的挑战。例如LAB6052 在500MHz 的采样时钟控制下，即2ns 的采样时间间隔下， 每通道16Mbit 的存储深度单次可记录的时间是：16*1048576×2ns = 33.55ms。此种数据记 录方式没对数据做进一步的分析而直接存储，因此没能有效地利用存储器的容量。在某些设 备的应用中，信号的传输速率是相当高，但处于突发的传输模式，信号线在大部分时间是静 止无效的，显然常用的数据记录方式无法在高采样率下对数据进行长时间记录。 在同类的电子测量设备数字示波器中，同样的问题也存在。特别在既要观察细微信号， 又要长时间观测全过程的测试场合中，此问题尤为突出，最常见的情况就是电源上电过程的 测量。若然为了观察过程而降低采样速率，必然会丢失细节的捕获，而且无论是逻辑分析仪 还是数字示波器，都必须符合乃奎斯采样定理，采样率不足会导致数据丢失或波形混叠，导 致测量误差；若然为了观察细节而缩短了采样时间，必然会使整个过程的观测变得断续，而 且必须设定严格的触发条件才能捕获某个细节部分，操作复杂，观测繁琐。数字示波器在解 决此问题所采取的策略中，最直接的方法是增大存储器容量，这能简单地延长存储时间；而 更智能的方法是在不同的测量环境时，采取峰值采样或分段存储的技术，这能有效地避免了 波形混叠的问题，充分地利用了存储器空间。而在逻辑分析仪的应用中，由于采集的均是数 字信号，因此可应用数据压缩技术，极大地提高了存储器空间的利用率，Timing-State 正 是使用此种技术。 Timing-State 技术介绍及应用 1. 技术介绍： 1 逻辑分析仪应用从入门到精通（十八） 在Timing-State 模式下，逻辑分析仪会分析所采集到的数据，若数据保持稳定不变， 将会对数据进行压缩，同时记录数据维持稳定的时间。因此在此种模式下，逻辑分析仪只会 在数据变化时采集数据，而在稳定时记录时间宽度。在压缩数据的同时，并不会丢失任何数 据与时间信息。 图 1 在跳变时存储数据样点 应用此种采样特性，逻辑分析仪可以极大地发挥大存储器的优势，下面通过实际测试， 来突出Timing-State 的有效压缩率。 2. 应用测试： 在测试中，我们使用FPGA 模拟信号源。该信号源产生单路SPI 信号，包括CLK、MOSI、 CS 三根信号线。该SPI 信号连续发送数据，每个数据包共八位，先发送高位数据；时钟频 率为50MHz，上升沿锁定数据；片选CS 低电平有效。发送数据包所花费时间为190ns，数据 包间的时间间隔为327.878us，可见该信号在长时间内均处于空闲状态。 为了确保能正确采样数据，设定LAB6052 的采样率为500MHz，存储深度为1Mpts。当未 开启Timing-State 时，即采用定时采样时，所采样回来的数据整体如下：