计算机组与成原理讲义3.运算器 .ppt

本讲内容 加减法运算及其实现 乘法运算及其实现（重点） 除法运算 浮点数运算 十进制数运算 加减法运算及其实现 乘法运算及其实现（重点） 除法运算 浮点数运算 十进制数运算 1.1 加减法运算机器实现 1.1 加减法运算机器实现 1.1 加减法运算机器实现 1.1 加减法运算机器实现 1.1 加减法运算机器实现 1.1 加减法运算机器实现 1.1 加减法运算机器实现 1.1 加减法运算机器实现 加减法运算及其实现 乘法运算及其实现（重点） 除法运算 浮点数运算 十进制数运算 2.1 无符号数乘法及其实现 笔算分析 1101 × 1011 机器算法改进 通过多次加法实现乘法 每次加法均在上一次加法的结果(部分积)的基础上进行 每完成一次加法，结果右移一位 举例 2.1 无符号数乘法及其实现 算法推导（以定点整数为例） 2.1 无符号数乘法及其实现 变成分步算式： 2.1 无符号数乘法及其实现 逻辑实现 逻辑部件 加法器Adder 被乘数寄存器M 乘数寄存器Q（乘积低位部分） 累加器A（部分积，乘积高位部分） 控制逻辑 数据通路 Adder ? M Adder ? A A ? Adder A ? Shr A, Q ? Shr Q, Qn-1 ? A0 2.1 无符号数乘法及其实现 逻辑实现结构图 2.2 补码乘法及其实现 补码乘法规则 乘积的补码＝被乘数的补码 ×乘数的真值 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 补码表示与真值的关系 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 变成分步算式： 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 算法规则 比较乘数相邻的两位：Qi 和 Qi-1 Qi Qi-1=00 或 11，上一次部分积直接右移一位形成新的部分积 Qi Qi-1=01，上一次部分积加上被乘数补码后右移一位形成新的部分积 Qi Qi-1=10，上一次部分积减去被乘数补码后右移一位形成新的部分积 重复 n 次。 对于 n 位数的一位比较法，需要执行 n 次加法运算和 n 次移位运算。 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 流程图 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 逻辑实现 采用两位符号位（为什么？） 加法器ADDER（n+1位） 累加器A（n+1位），保存部分积，最后保存乘积高位部分 被乘数寄存器M 乘数寄存器Q，最后保存结果低位部分 计数器Counter，对运算次数计算 触发器，控制逻辑等 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 2.2 补码乘法及其实现（一位比较法，又称一位Booth法） 实现结构图 2.2 补码乘法及其实现（二位比较法） 二位比较法 在一位比较法的基础上，对算法进行改进，每次比较乘数相邻的 3 位，根据不同的组合，对部分积进行不同的加减运算，然后对结果右移 2 位，形成新的部分积。 算法推导如下： 2.2 补码乘法及其实现（二位比较法） 算法规则 比较乘数相邻的3 位：Qi+1、Qi 和 Qi-1 Qi+1 Qi Qi-1=000 或 111，A ? 1/4 A Qi+1 Qi Qi-1=010 或 001，A ? 1/4 (A + M) Qi+1 Qi Qi-1=110 或 101，A ? 1/4 (A - M) Qi+1 Qi Qi-1=011，A ? 1/4 (A + 2M) Qi+1 Qi Qi-1=100，A ? 1/4 (A - 2M) 重复 n/2 次(n为偶数）或（n+1)/2次（n为奇数)。 n为奇数时,最后一次采用1位比较法算法. 采用3位符号位 (Why?) 2.3 阵列乘法器 基本思路 利用若干全加器，完全由硬件直接计算乘法结果 以 4 位无符号数为例 2.3 阵列乘法器 实现电路 2.3 阵列乘法器 总结： 对于n位的阵列乘法，需全加器n(n-1)个 最长路径2(n-1)个全加器延时 最后的串性进位可采用先行进位加法器 除法运算的特点 结果分为两个部分：商 和 余数。 余数分为 真余数 和 假余数，规定余数符号与被除数相同为真余数。 由于机器数表示范围的限制，除法开始时，应该先判断除法是否可能造成溢出，即除法的商值是否能在表示范围之内。 除法运算的基本思路：从被除数中试减除数，通过判断余数的真假（是否够减）来决定商的值。 3.1 原码除法（以定点整数正数为例）－－恢复余数法 算法推导 3.1 原码除法（以定点整数正数为例）－－恢复余数法 上式写成分步运算： 3.1 原码除法（以定点整数正数为例）－－恢复余数法 确定商的规则分析 3.1 原码除法（以定点整数正数为例）－－恢复余数法 溢出判断规则分析 3.1 原码除法（以定点整数正数