原创力文档- 1、本文档共8页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
VHDL各种计数器程序
1. 具有CLK，Q端口的简单加法计数器，要程序和最后的RTL图；
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT4 IS
PORT ( CLK : IN STD_LOGIC;
Q : OUT INTEGER RANGE 15 DOWNTO 0);
END;
ARCHITECTURE behav OF CNT4 IS
SIGNAL D,Q1 : INTEGER RANGE 15 DOWNTO 0;
BEGIN
PROCESS (CLK)
BEGIN
IF CLKEVENT AND CLK=1
THEN Q1=D;
END IF;
END PROCESS;
D=Q1+1;
Q=Q1;
END behav;
2. 具有异步清零aclr，CLK，Q端口的加法计数器，要程序和最后的RTL图；
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT4 IS
PORT ( CLK,ACLR : IN STD_LOGIC;
Q : OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END ;
ARCHITECTURE behav OF CNT4 IS
SIGNAL Q1 : STD_LOGIC_VECTOR(15 DOWNTO 0);
BEGIN
PROCESS (CLK,ACLR)
BEGIN
IF ACLR=0 THEN
Q1=(OTHERS=0);
ELSIF CLKEVENT AND CLK=1 THEN
Q1=Q1+1;
END IF;
END PROCESS;
Q=Q1;
END behav;
3. 具有同步清零sclr，CLK，Q端口的加法计数器，要程序和最后的RTL图；
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT4 IS
PORT ( CLK,SCLR : IN STD_LOGIC;
Q : OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
END ;
ARCHITECTURE behav OF CNT4 IS
SIGNAL Q1 : STD_LOGIC_VECTOR(15 DOWNTO 0);
BEGIN
PROCESS (CLK,SCLR)
BEGIN
IF CLKEVENT AND CLK=1 THEN
IF SCLR=1 THEN
Q1=(OTHERS=0);
ELSE
Q1=Q1+1;
END IF;
END IF;
END PROCESS;
Q=Q1;
END behav;
4. 具有异步置位apre，CLK，Q端口的加法计数器，要程序和最后的RTL图；
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT4 IS
PORT(
CLK :IN STD_LOGIC;
APRE:IN STD_LOGIC;
Q :OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END;
ARCHITECTURE behav OF CNT4 IS
SIGNAL Q1 :STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
PROCESS(CLK,APRE)
BEGIN
IF APRE=1 THEN
Q1=0001;
ELSIF CLKEVENT AND CLK=1 THEN
Q1=Q1+1;
END IF;
END PROCESS;
Q=Q1;
END behav;
5. 具有同步置位spre，CLK，Q端口的加法计数器，要程序和最后的RTL图；
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT4 IS
PORT(
CLK :IN STD_LOGIC;
SPRE:IN STD_LOGIC;
Q :OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END;
ARCHITECTURE behav OF
文档评论（0）