可预置定时电路_课程设计.doc

江汉大学文理学院 课程设计报告 课程设计题目 可预置定时电路 部 （系）信息技术学部 专 业 自动化 姓 名 易铭 学 号 201106060148 指导教师 路银聚 2013年 月 日 目 录 一、设计目的 1 二、设计要求 1 三、总体方案 1 四、具体实现 1 五、实现过程中遇到的问题及措施 2 六、设计心得体会 2 七、对该设计的建议 2 八、参考文献 3 一、设计目的 （1）掌握可任意预置时间的显示报警系统的构成，原理与设计方法。 （2）熟悉集成电路的使用方法。 （3）熟悉集成电路的引脚安排。 （4）掌握各芯片的逻辑功能及使用方法。 二、设计要求 （1）设计一个可灵活预置时间的计时电路，要求具有时间显示的功能，能准确地预置和清零。 （2）设置外部操作开关，控制计时器的直接清零、启动和暂停/连续计时。 （3）要求计时电路递减计时，每隔一秒，计数器减1。 （4）当计时器递减计时到零（即定时时间到）时，显示器上显示00，同时发出光电报警信号。 三、总体方案 定时器由启动电路、秒脉冲发生器、预置输入电路、计数器、译码显示电路、报警电路和控制电路共7部分组成。其中计数器和控制电路是系统的主要部分。计数器完成计时功能，而控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯，定时时间到报警等功能。可参考原理框图如图所示。 四、具体实现 软件仿真图如图所示 首先 设计定时电路 由于555定时芯片是一种常用的定时芯片 且课堂中学习过，原理简单易懂，因此选用555芯片来产生时钟脉冲信号。 如下图所示 用555定时器和74ls190芯片 经过3次分频 将1khz分频成为1hz 即为1s 即1s定时电路设计成功。 根据74ls190芯片是同步可预置的十进制加减计数器来设计计数电路如图所示 利用与非门和反相器使计数到00时为高电平 灯泡发光 设计报警电路。 设计中相关芯片资料 74ls190 芯片是同步可预置的十进制加减计数器 引脚图如图所示 Ne555引脚图如图所示 功能表如图所示 六位反相器74ls04 引脚图 功能表 还有一种方案是选用74LS161计时芯片作为其主要的计时芯片。 具体电路图如下： 在此计时模块中，是一个30秒的计时器，需要做到一个三进制和十进制的两块芯片。我利用的是芯片上的清零端来实现清零的功能。详细叙述如下： 当个位的74LS161芯片U5达到10的时候，芯片的四个输出管脚QdQcQbQa=1010。即QdQb均为高电平。则将其取出，连入一个与非门，送入74LS161芯片的CLR低电平有效清零端，则实现清零功能。另外将Qd连入十位的74LS161芯片的低电平有效时钟端CLK，产生一个时钟脉冲，一个进位，则完成十进制。 当十位的74LS161芯片U6达到3的时候，芯片的四个输出管脚QdQcQbQa=0011。即QbQa均为高电平。则将其取出，连入一个与非门，送入74LS161芯片的CLR低电平有效清零端，则实现三进制。这样，计时模块就完成了三十秒的计时功能。 计时电路如下 我们还加了一个报警装置使用的是D触发器来控制报警灯（或是报警铃声）。这里用的是74LS74D触发器，它的状态变化方程是： 因此我们只需要控制住D的具体取值即可控制其输出来达到报警的功能。我们这个D的来源是十位芯片的清零控制，经过非门之后，进入芯片D端的输入。这样当其完成了三十秒的计时之后，则其D触发器就可输出一个高电平，从而触发报警灯（或是报警铃声）的响应，完成其报警功能。 具体电路图如下： 本次设计中提到了需要进行时间的读秒显示，因而我们就需要用到8段数码显示管。我们通过译码芯片与外界连接，另外一端则是和8段数码显示管相连。这样，通过译码芯片的作用，则将系统中的时间利用数码显示管来显示出来。译码芯片工作原理在此便不再赘述。 具体电路图如下： 通常在数字电路系统设计中，是需要一个总开关作为一个总开关的。本设计中也不例外。在此设计之中，开关的输出与高电平接入一个与非门接入芯片74LS74D触发器的清一端。这样当开关是断开的时候（在芯片的管脚处是呈现出悬空而是高电平状态），这个时候，芯片接受的是低电平的信号，因而此时的清一端（低电平有效）作用，输出为高电平，触发报警装置；而开关是闭合的时候，则此时芯片接受的是高电平，清一端不起任何作用，芯片正常工作。 具体电路图如下： 图2.5 总控模块电路图 2.1.5 时钟脉冲模块 该模块是为全电路提供一个公共的时钟脉冲信号，保持一致的工作步伐，因而我们使用555定时器所构成的多谐振电路来进行发出时钟脉冲。555定时器内部比较器灵敏度较高，而且采取差分电路形式，用555定时器组成的多谐振振荡器的振荡频率受电源电压