基于Basys3的四种模式流水灯.pdf

利用开发板16个LED实现流水灯功能。通过开关SW0和SW1 的状态来进行选择 流水灯的暗灭模式。具体如下： 当SW1=0 、SW0=0 时，LED按奇数，偶数依次显示 当SW1=0 、SW0=1时，LED从右到左依次点亮，全部点亮后依次熄灭 当SW1=1、SW0=0 时，LED从左到右依次点亮，全部点亮后依次熄灭 当SW1=1、SW0=1时，LED由两侧向中间依次显示，由中间向两侧依次熄灭 操作步骤详解： 第一步：打开Vivado，相信大家都知道怎样打开一个软件，稍等软件启动后，进入 如下界面： 第二步：点Create New Project …进入新建工程向导 第三步：在弹出窗口填写Project名称，此处为“liushuideng”，存储地址为E:/Basys3 在弹出窗口按下图设置： 由于我们是新建工程，所以此处默认没有可以添加的源文件，并且设置编程语言和 仿真语言均设置为Verilog。点击Next 也没有可以添加的IP，所以不添加IP，点击Next如下图： 也没有可以添加的约束文件，所以不添加，点击Next如下图： 选择FPGA芯片，如下图选择xc7a35tcpg236-1 完成设置，如下图： 弹出如下窗口： 第四步：新建（添加）源文件 如上图，右击Design sourse选择Add Sourse，弹出下图窗口： 如上图选择第二个选项。弹出下图窗口： 在上图中点击+然后选择Create File…在弹出下面窗口填写新建源文件名称为 liushuideng 点击OK，弹出下图： 在上图中点击Finish在弹出窗口填写模块名称和端口，如下2张图所示 设置完成，弹出下图： 双击蓝色条框，然后在右端编写代码 第五步：综合 如上图单击Run Synthesis，完成后弹出下面窗口： 在上图中点击关闭 第六步：分配引脚 如上图，右击约束子目录下文件夹，选择Add Sourse…弹出下列窗口： 如上图选择第一个 如上图点击+号，然后选择Create File…弹出下面的窗口，填写约束文件的文件名 liushuideng 编写约束文件如下： 在上图中单击Run implementation，运行完成后弹出下面窗口： 上图，选择Generate Bitstream，运行完成弹出下图： 运行完成，在上图中选择Open Hardware Manager，点击下图中的Open target ,再点 击Auto Connect 在弹出的窗口（如下图）右击FPGA 芯片选择Program Device 选择.bit 文件，在工程目录下选择前面生成的.bit 文件： 点击Program 就可以下载到开发板里。然后下载完成OK，开发板演示即可。 接下来介绍如何将程序烧录到ROM里，这样程序就能掉电不 丢失。 首先，打开Bitstream Settings，如下图所示单击： 在下图中选择-bin_file 重新生成.bit 文件： .bit 文件重新生成之后，右击FPGA 芯片选择Add Configuration Memory Device 选择flash 芯片信号，如下图： 点击OK，完成Flash programming 开发板演示： 当SW1=0 、SW0=0 时，LED按奇数，偶数依次显示 当SW1=0 、SW0=1时，LED从右到左依次点亮，全部点亮后依次熄灭 当SW1=1、SW0=0 时，LED从左到右依次点亮，全部点亮后依次熄灭 当SW1=1、SW0=1时，LED由两侧向中间依次显示，由中间向两侧依次熄灭 参考源文件代码： module paomadeng( input rst, input clk, input [1:0] sel, output [15:0] led ); reg[15:0] led; reg[15:0] led_r,led_r1; reg cnt1,dir; //cnt1控制状态2 led灯的亮次数 reg[3:0] cnt2; //cnt2控制状态2 led灯的亮次数 reg[2:0] cnt3; //cnt3控制状态2 led灯的亮次数 reg[25:0] divclk_cnt; reg divclk; always@(posedge clk)