课程设计fpga密码锁.docVIP

FPGA实 验 报 告 实验名称： FPGA课程设计 实验日期： 2013年6月3日 姓 名： 学 号： 一、实验目的 1．设计一个密码锁 2．加深FPGA电路原理的理解 3．掌握VHDL语言的使用，学会用VHDL语言来编程解决实际问题 4.学会使用EDA开发软件设计小型综合电路，掌握仿真的技巧 5.学会应用开发系统实现硬件电路，检验电路的功能 二、实验内容 题目：电子密码锁 内容：设计一个4位串行数字锁 1．开锁代码为4位二进制，当输入代码的位数与锁内给定的密码一致，且按规定程序开锁时，方可开锁。否则进入“错误”状态，发出报警信号。 2．锁内的密码可调，且预置方便，保密性好。 3．串行数字锁的报警，直到按下复位开关，才停下。此时，数字锁又自动等待下一个开锁状态。 三、实验步骤 1.系统总框图 本系统的硬件部分主要由密码锁按键消抖模块，密码输入比较更改模块，密码显示模块、报警模块组成。整体系统框图如下图所示。 2.密码锁的主要功能 密码锁控制器的主要功能有： （1）密码输入：有二个按键来控制（分别代表0和1），每按下一个键，要求在数码管上显示，并依次左移。 （2）密码校验：如果有按键按下，直到松开该按键，如果密码校验正确，，否则如果密码校验错误，表明密码错误。 密码输入错误开始报警 （4）密码修改：输入密码正确后按输入要设置和更改的密码，按确认密码设置与更改，则密码设置成功密码输入值的比较主要有两部分 ,密码位数和内容 ,任何一个条件不满足 ,都不能打开锁。锁内密码为 “” , key2 和 置低电平 ,分别表示输入 “1” 和 “0” 。输入密码前先,再依次正确输入经检验 ,输入的密码 等于锁内预先设置的密码密码锁开启信号,锁开启。同时,密码修改。若在输入密码的过程中 , 位二进制密码出现输入错误 ,那么锁不能开启 ,同时发出报警信号 。直到按下复位开关 ,报警才停止。此时 ,数字锁又自动进入等待下一次开锁的状态。 为防止任意进行密码修改 ,必须在正确输入密码后 ,才能重新设置密码。输入正确密码后 ,锁打开 ,就可直接进行修改密码的操作。修改密码实质就是用输入的新密码去取代原来的旧密码 存储新密码 单个数码管管脚示意图 本实验通过计数信号count控制数码管亮的个数，用temp信号控制数码管的动态扫描显示，以实现每输入一位密码，数码管显示左移一位。 4.软件仿真 （1）密码输入正确时，蜂鸣器不响，beep=1。（默认密码为0000），仿真图如下： （2）密码输入错误时（0001），蜂鸣器响，beep=0。（默认密码为0000），仿真图如下： 四、实验总结 这次密码锁的设计过程表明，用VHDL可以快速、灵活地设计出符合要求的密码锁控制器，而且操作简单。可以实现密码输入、密码校验、密码设置和更改等功能。设计过程能够在设计完成后在Quartus环境下进行电路的模拟仿真，反馈结果可以验证程序设计的可行性与可靠性。 输入一个完整的密码串，输入完后，系统会进行比对，如果发现密码吻合，则开门，如果输入的密码串都是错误的，则系统报警。这样的设计可以很好的满足人们的日常需求。同时，密码锁还具有密码修改功能，方便操作，使得密码锁的使用更加安全、便捷。 对EDA技术能够更好的掌握和应用 附： VHDL程序总代码 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity lock is port( key1,key2:in std_logic; --按键 clk,start,ok: in std_logic; --时钟，开始，确定，复位 beep:out std_logic:=1; --正确，蜂鸣器信号 dig:out std_logic_vector(7 downto 0); --数码管片选信号 seg:out std_logic_vector(7 downto 0) --数码管片内显示 ); end lock; architecture rt1 of lock is signal keyin,password:std_logic_vector(3 downto 0):=0000; --输入密码，密码 signal open1:std_logic:=0;