实验1一门电路的逻辑功能及测试.pptVIP

实验室注意事项 按学号就座，座位固定 禁止带电操作 仪器线，芯片不能自己随意插拔，有问题找老师 实验箱不能随意搬动 做完实验将实验台整理好(此项作为操作成绩的一部分），关掉万用表电源，关掉仪器、试验箱电源。 搭接电路前自己测试短接线，学会自己检测芯片 1 11 21 31 2 12 22 32 3 13 23 33 4 14 24 34 5 15 25 35 6 16 26 36 7 17 27 37 8 18 28 38 9 19 29 39 10 20 30 40 座位号编排 窗户 过道 数字电路实验说明 按课表上课，后面有开放时间。 提前写好预习报告，老师抽查，做为平时成绩的一部分 最终成绩：平时60%，考试40%，一票否决 把报告保存好，考试时全订一起收回 可以上BB平台上查阅参考资料 实验报告打印电子版 操作注意事项 搭接电路前自己测试短接线，不能保证短接线是好的 了解芯片的功能，学会自己检测芯片 自己检测电路，老师可以指导 用示波器检测信号时，小黑夹子一定要接地 数字实验仪器 示波器 万用表 数字实验箱 电子技术实验 门电路的逻辑功能及测试 熟悉门电路的逻辑功能，掌握TTL门电路逻辑功能的测试方法； 利用布尔代数用“与非”门实现其它门电路； 熟悉数字电路实验箱的使用方法。 实验目的 74系列——为TTL集成电路的早期产品，属中速TTL器件。 74L系列——为低功耗TTL系列，又称LTTL系列。 74H系列——为高速TTL系列。 74S系列——为肖特基TTL系列，进一步提高了速度。 74LS系列——为低功耗肖特基系列。 74AS系列——为先进肖特基系列，它是74S系列的后继产品。 74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。 TTL集成电路- TTL：晶体管、晶体管逻辑门电路 实验原理 集成电路使用规则和方法： TTL： 工作电压 ：5V+10%； 多余输入端的处理：悬空为高，但不稳定，需按逻辑要求接入电路； 输出端的处理：不允许并联使用，不允许直接接地或接5V电源； 严禁带电操作。 CMOS： 工作电压：CC4000 : +3V--+18V，C000 : +7V-+15V; 多余输入端的处理：所有输入端都不允许悬空,不使用的输入端应按逻辑电平要求直接接VDD或VSS； 输出端的处理 ：输出端不允许直接与VDD或VSS连接,同一芯片上的 输出端可以并联使用； 严禁带电操作。 实验原理 TTL与非门的特性和技术参数-1 1、电压传输特性： 实验原理 ①输出高电平UOH、输出低电平UOL UOH ?2.4V、UOL ?0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。 ②阈值电压UT UiUT时，认为Ui是低电平。 UiUT时，认为Ui是高电平。 UT =1.4V TTL与非门的特性和技术参数-2 实验原理 3、 TTL与非门在使用时多余输入端处理： 接+5V。 若悬空，UI=“1”。为了防止干扰，一般将悬空的输入端接高电平。 输入端并联使用。 2、输出扇数：与非门电路输出能驱动同类门的个数，与非门的扇出系数一般是10。 TTL与非门的特性和技术参数-3 实验原理 4、平均传输时间： 平均延迟时间的大小反映了TTL门的开关特性，主要说明门电路的工作速度。 导通延迟时间tPHL-从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd是tPHL和tPLH的平均值。一般TTL与非门传输延迟时间tpd的值为几纳秒～十几个纳秒。 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。所以CMOS门电路的逻辑摆幅（即高低电平之差）较大。 （2）阈值电压Vth约为VDD/2。 （3）CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。 （4）CMOS电路的功耗很小，一般小于1 mW/门； （5）因CMOS电路有极高的输入阻抗，故其扇出系数很大，可达50。 CMOS逻辑门电路主要参数 实验原理 与门 或门 非门 F=A?B F=A+B A B F A B F A B F A B F ? A B F A B F ? A 1 F A F A F A F 实验原理 门电路常见符号 与非门 或非门 OC门