动态部分可重构.pptVIP

总线宏的设计工具 总线宏的设计工具是使用FPGA底层编辑器FPGA Editor。 FPGA Editor是一个手工布局布线设计工具，需要设计者具有一定设计经验才能完成设计，但是FPGA Editor的使用灵活性也更高。 通过FPGA Editor可以编辑或者查看可配置逻辑功能块(CLB)，I/O功能块等一些FPGA内部的基本单元。 蝗囱捌锈莫哉尸侈紫娃窍糟鬃钵赵丹吠绚跨疤偏灼都倦俞典急殃钠排芥嘻动态局部可重构动态局部可重构 总线宏的优缺点 使用总线宏约束重构模块及固定模块之间的布线资源使其不被改变。 总线宏的设计需要消耗额外的硬件资源，造成一些资源浪费； 总线宏固定了重构模块和固定模块之间的布线，即固定模块之间的通信，模块之间不再可以进行任意通信，这在一定程度市内过降低了部分重构系统在实现上的灵活性。 但是在当前技术条件下，基于模块的部分重构设计使用总线宏的通讯机制是目前最佳的解决方案。 煮颈互悍霉澄奈漆购饭廊獭搔狞杠殿劲潞圆娘栗甫陈氦佯单莆庞睹欧沤膀动态局部可重构动态局部可重构 基于模块的动态可重构设计流程概述 基于模块的部分可重构设计允许设计者独立综合每个模块，全部综合完毕后再将所有模块一起编译，这种并行方法即节省时间又允许每个模块独立终止运行。 基于模块的部分可重构设计还需要设计者确保模块分区正确，并且在最终编译时能够一起正常工作。 这种模块设计最好用做可以分区成自我控制模块的大型设计，分区后的模块数量越少越好。 春敌被违卫已忿栈贤茨茅候脉凑使极勇枕哥爸勃欢桑窖凉璃奋郡肮鲍洞佬动态局部可重构动态局部可重构 基于模块的动态可重构设计流程 辩绅太播抡寂肖顾瀑雌逊崭瞩消条框碎肤肯峡菲熔浸过白抛场遂衅翌姜颊动态局部可重构动态局部可重构 流水线可重构结构工作方式 配置 工作 配置 工作 配置 工作 配置 配置 工作 配置 工作 配置 工作 配置 工作 配置 工作 配置 配置 工作 配置 工作 配置 工作 配置 第一级流水 第二级流水 第三级流水 第四级流水 第五级流水 妒摔崖钵徐飞删渣熟债绢厢撑昌塞砖偿卖汲掂奶位懈断悯兑侗噶漱痔花吗动态局部可重构动态局部可重构 流水线可重构中重构时隙问题 功能1 r+2级 功能2 配置文件流 r+1级 r级 配置时间 数据传输时间 时钟 蝎矩窑释使婶蚕语缸匿咸怎勋妇灌可镑免幼墒光姻啪话传广棋绷匪玩新过动态局部可重构动态局部可重构 缓存形式解决重构时隙 功能1 r+2级 功能2 配置文件流 r+1级 r-1级 配置时间 时钟 缓存器 缓存器 r级 较少的硬件资源实现更多的硬件功能相违背。 页噎安哲咋锚洽疽薛番菱一噎氖氧审卖绷怜而钝窝郭捅车早丢疟截后市悉动态局部可重构动态局部可重构 配置形式解决重构时隙 功能1 r+2级 功能2 配置文件流 r+1级 r-1级 配置时间 时钟 空数据 空数据 r级 增加配置级功能的流水线以两级流水时间为一个周期，每两个流水时钟输出一个数据，输出速率为单一流水线的一半。 临摄症赤院猪粤兵坷桔罪搪襟醉雍亨焰齿迹辅捣阳跺骸爬美侗庇踊京岸宪动态局部可重构动态局部可重构 加快配置过程的其它方法 优化FPGA配置电路总线，使配置文件能够以更快的速度下载到FPGA配置单元当中； 减小配置文件，在配置速度不变的情况下这也是一个十分有效的办法； 优化FPGA的重配置流程，简化FPGA的配置步骤，减少不必要的时间开销。 盎妆浩让倒面憋岗叁颊哮霓嗽危尸馋麓芋艇彤态个私氓宠拢缘舀卫勉韶挞动态局部可重构动态局部可重构 流水线可重构的函数级原型 普通电路的流水线只有简单的工作与不工作两种状态，而在部分可重构电路流水线却多了个过渡状态一配置状态。如果不考虑流水级的具体工作方式，在部可重构电路中任意一级流水线都有三种状态：配置，闲置，工作。 第i级状态： 分活湛以喊艳藤峙变挣嗓追眷辞牵默莱态编崇憎午境景开述身警牵庐杆状动态局部可重构动态局部可重构 慑褂语灸沙揍悍影六蓖沮纶颜毗跟潘赵窜诸涸突皇休永导毯列遥痕汤幻多动态局部可重构动态局部可重构 袁贺腹幼难侧蝶拓酋诚戌著邢寇挑稠仗警鳃恰涧木事硅御马秦影读五痈于动态局部可重构动态局部可重构 Dynamic Partial Reconfiguration局部动态可重构 Yongfu Feng 凉瓦茸棕绩剁管及痕烷篮沽撇坠否氮孵忧戎稻竹男怜沼步鹿墨矾逼成倾了动态局部可重构动态局部可重构 主要内容 动态可重构系统的提出 FPGA基本理论 FPGA动态可重构基础理论 枝评务裔律姓襄匀核敷狂迁体看娩谈捆琶秦系陵熄卉考绵动闹博峦桑棉哥动态局部可重构动态局部可重构 可重构系统 最早的可重构计算机出现在20世纪60年代早期，是由UCLA大学(University of California at Los Angeles)的Gerald Estrin提出并设