现代半导体器件物理与工艺桂林电子科技大学图形曝光与光刻16抗蚀剂.PPT

1 10 100 1000 1 10 100 1000 低于高密度 ECR，ICP 低压整批RIE 单片晶片RIE 桶状等离 子体刻机 反应离子刻蚀（RIE） RIE已被广泛用于微电子工业，装置图如下所示。此刻蚀系统比传统的“桶装”刻蚀系统选择比要低，是由于强烈的物理溅射的关系。然而，选择比可以选择适当的化学刻蚀来改善。 平行板系统 RF RF 电子回旋共振（ECR）等离子体刻蚀机 大多数的等离子体抗蚀机，除了三极RIE外，都无法提供独立控制等离子体参数的能力。导致轰击损伤的严重问题。ECR结合微波电源与静电场来驱使电子沿磁场线作一定角频率的回旋。当此频率等于外加微波频率时，电子能量与外加磁场产生共振耦合，造成大量的分解与电离。 其他高密度等离子体刻蚀机 由于ULSI的线宽持续缩小，逼近传统的RIE系统极限，除了ECR系统外，其他形式的高密度等离子体源（HDP），如电感耦合等离子体源（ICP）、变压器耦合等离子体源（TCP）、表面波耦合等离子体源（SWP）也已开始发展。这些设备拥有高等离子体密度与低工艺压强。 另外，HDP等离子体源对衬底的损伤较小（因为衬底有独立的偏压源与侧电极电势），并有高的的各向异性（因为在低压下工作但有高活性的等离子体密度）。 然而，由于其复杂且成本较高，这些系统可能不会使用于非关键性的工艺，如侧壁间隔与平坦化工艺。 等离子体 RF RF 介电板 集成等离子体工艺 半导体晶片都是在洁净室里加工制作，以减少大气中的尘埃污染。当器件尺寸缩小，尘埃的污染成为一个严重的问题。为了减少尘粒的污染，集成等离子体设备利用晶片操作机将晶片置于高真空环境中从一个反应腔移到另一个反应腔。同时可以增加产率。 TiW刻蚀腔 AlCu刻蚀腔 钝化层剥蚀腔 真空装载锁住腔 卡式装/卸载腔 反应等离子体刻蚀的应用 等离子体刻蚀系统已由应用于简单、整批的抗蚀剂剥蚀快速发展到大的单片晶片加工。下表列举了不同刻蚀工艺所用到的一些化学剂。 被刻蚀材料 刻蚀用的化学药品 深Si沟槽 HBr/NF3/O2/SF6 浅Si沟槽 HBr/Cl2/O2 多晶硅 HBr/Cl2/O2, HBr/O2, BCl3/Cl2, SF6 Al BCl3/Cl2, SiCl4/Cl2, HBr/Cl2 AlSiCu BCl3/Cl2N2 W 只有SF6, NF3/Cl2 TiW 只有SF6 WSi2，TiSi2，CoSi2 CCl2F2/NF3, CF4/Cl2, Cl2/N2/C2F6 SiO2 CF4/CHF3/Ar, C2F6, C3F8/CO, C5F8, CH2F2 Si3N4 CHF3/O2, CH2F2, CH2CHF2 硅沟槽刻蚀 当器件尺寸缩小时，晶片表面用作隔离DRAM储存单元的储存电容与电路器件间的区域也会相对减少。这些表面隔离区域可以利用硅晶片的深沟槽刻蚀，再填入适当的介质或导体物质来减少其所占的面积。深沟槽深度通常超过5um，主要是用于形成存储电容，浅的沟槽其深度通常不会超过1um，一般用于器件间的隔离。 氯基或溴基的化学剂对硅有高刻蚀速率，且对以二氧化硅为掩蔽层的硅刻蚀有高选择比。HBr+NF3+SF6+O2混合气可用于形成深度约7um的沟槽电容，此气体也用于浅沟槽的刻蚀。亚微米的深硅沟槽刻蚀时，常可观测到与高宽比有管的刻蚀，这是因深窄沟槽中的离子与中性原子的输运会受到限制。 图为硅沟槽平均刻蚀速率与高宽比的关系 0 10 20 30 40 50 0.2 0.4 0.6 0.8 多晶硅与多晶硅化物栅极刻蚀 多晶硅与多晶硅化物（即多晶硅上覆盖有低电阻金属硅化物）常用作MOS器件的栅极材料。各向异性刻蚀及对栅极氧化层的高选择比是栅极刻蚀时最重要的需求。 例如，对1G DRAM而言，其选择比需超过150（即多晶硅化物与栅极氧化层的刻蚀速率比为150:1）。 另外，为符合各向异性刻蚀与高选择比的要求，等离子体技术的趋势是利用一相对低的功率产生低压与高密度的等离子体。 大多数氯基与溴基化合物可用于栅极刻蚀而得到所需的各向异性与选择比。 介质刻蚀 定义介质层（尤其是二氧化硅与氮化硅）的图案是先进半导体制造技术中的关键工艺。因为具有较高的键结合能量，介质的刻蚀必须利用氟基增强等离子体。垂直的图案轮廓可通过侧壁钝化来实现，通常将含碳的氟化物加入等离子体中（CF4、CHF3、C4F8）。必须使用轰击能量较高的离子才能将此聚合物形成的钝化层从氧化层上去除，以及将反应物质与氧化物表面混合形成的SiFx的产物。 低压强操作与高等离