阻抗控制设计与运用.ppt

廠內常用基板Dk值一覽表 Polar軟體之傳輸線結構計算 特性阻抗內層計算模型 Polar軟體之傳輸線結構計算 差動阻抗之外層結構計算模型 Polar軟體之傳輸線結構計算 差動阻抗之內層結構計算模型 阻抗量測之coupon設計 0.100 0.100 6.0~12.0 6.0(TYP.) WWEI P/N : XXXXXXXXX2 IMPEDANCE : XX ± X Ω 護衛路徑 (Guard Trace) 接地孔 (內層Gnd/Vcc作Thermal Pad) W(線寬) 信號線線寬(W) 信號孔 (內層Gnd/Vcc作隔離0.010以上) 圖案一(Termination)建議採用此種方式 * 注意:1.兩GND及POWER之間所加之訊號線邊之護衛路徑,不 可遮蔽到GND及POWER之間任一層SIGNAL TRACE. 2.相鄰信號層之最近GND或POWER層為阻抗量測之接 地參考層 阻抗量測之coupon設計 TEST　COUPON孔設計 孔設計:特性阻抗每組阻抗線設計兩個PTH孔,一孔與P/G層 絕緣, 另一孔與P/G層導通 COUPON module大小一般為1”*8”(寬*長),因利用率關系可適當做小,但最小不得小於0.5”*6” 阻抗線設計 阻抗線設計:在阻抗線所在層拉出與阻抗線線徑相同,長度 ?6”之阻抗線一條,與P/G導通 在COUPON外層相應阻抗測試孔旁標示阻抗控制層別編號， 並於COUPON空白處標識阻抗成品控制規格 阻抗設計COUPON (4 層板) L2 (GROUND) L3 (POWER) L2 L4 L1 L3 L2 L1 L4 SIGNAL GROUND COMP. SIDE L3 SOLD. SIDE L2 L4 L1 L3 L2 L3 L4 L1 SIGNAL GROUND 阻抗設計COUPON (8 層板) L4 (SIGNAL) L5 (SIGNAL) L2 (GROUND) L7 (GROUND) L3 (SIGNAL) SOLD. SIDE L2 L3 L1 L5 L4 L2 L7 L7 L2 L2 L7 L7 L1 L3 L8 L6 SIGNAL GROUND L7 L2 L7 L2 L6 L8 L4 L5 L6 (SIGNAL) L2 L3 L1 L5 L4 L2 L7 L7 L2 L2 L7 L7 L1 L3 L8 L6 SIGNAL GROUND COMP. SIDE L7 L2 L7 L2 L6 L8 L4 L5 LAMINATE CONSTRUCTIONS (mm) (mil) CONSTRUCTIONS CONSTRUCTIONS Nan-Ya EMC 0.075 3 1080*1 0.10 4 1080*2 0.11 4 2116*1 2116*1 0.13 5 1080*2 2116*1 0.15 6 1506*1 0.16 6 2112*2 1080*2 0.18 7 1506*1 7628*1 0.20 8 2116*2 2116*2 0.21 8 7628*1 7628*1 0.25 10 2116*2+1080*1 0.26 10 2116*2 2116*2 0.30 12 2116*3 7628*1+1080*2 0.35 14 7628*2 7628*2 0.38 15 7628*2 7628*2 0.45 18 7628*2+1080*1 7628*2+1080*1 Board Thickness Board Thickness 製程重點(一) 底片製作與管理:底片環境須良好之無塵室,且應控制溫度在23±2℃,相對溼度 50±5%RH,並進行正負片的重合檢查 生產線所用板面之再設計:在大面積Panel上妥善排版,增加分散電流用的假陰極(Robbers),設置TDR測試所需的板邊測樣(Coupon) 內層板蝕刻:提高蝕銅的製程能力,改善蝕刻因子(Etch Factor),減少側蝕與殘足. 內層板AOI檢查:小心找出線路中的缺口與突出,對2GHz高速的訊號而言,即使2mil的缺口就必須報廢,不可姑息以免帶來後患 　　 製程重點(二) 壓合:使用真空壓縮機,降低壓力減少流膠,避免銅皮堎線直接壓在波纖上,要求壓合後介質層的平整度 電鍍:使用水平電鍍反脈衝設備,可以得到較佳的電鍍銅平整度 外層蝕刻:削薄面銅,逼薄線厚,從選購設備上控制蝕刻因子,並減少線邊之殘足與銅碎銅渣 8. 綠油:裸銅微條線其表面所接觸的是Dk為1的空氣,故所測Zo值