计算机组的成原理复习资料.docVIP

1.下列选项中，能缩短程序执行时间的措施是：Ⅰ.提高CPU时钟频率 Ⅱ.优化数据通路结构 Ⅲ.对程序进行编译优化A.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.Ⅰ、Ⅱ和Ⅲ D 2.假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结构存放在一个8位寄存器中，则下列运算中会发生溢出的是A.r1×r2 B. r2×r3 C. r1×r4 D. r2×r4 B 3.假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”Ⅰ.i==（int）（float）I Ⅱ.f==（float）（int）fⅢ.f==（float）（double）f Ⅳ.（d+f）-d==fA.仅Ⅰ和Ⅱ B.仅Ⅰ和Ⅲ C.仅Ⅱ和Ⅲ D.仅Ⅲ和Ⅳ B 4.假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是A.0000H B.0600H C.0700H D.0800H D 5.下列有关RAM和ROM的叙述中，正确的是Ⅰ.RAM是易失性存储器，ROM是非易失性存储器Ⅱ.RAM和ROM都采用随机存取方式进行信息访问Ⅲ.RAM和ROM都可用作CacheⅣ.RAM和ROM都需要进行刷新A.仅Ⅰ和Ⅱ B.仅Ⅱ和ⅢC.仅Ⅰ、Ⅱ和Ⅳ D.仅Ⅱ、Ⅲ和Ⅳ A 6.下列命中组合情况中，一次访存过程中不可能发生的是A.TLB未命中，Cache未命中，Page未命中B.TLB未命中，Cache命中，Page命中C.TLB命中，Cache未命中，Page命中D.TLB命中，Cache命中，Page未命中 D 7.下列寄存器中，汇编语言程序员可见的是A.存储器地址寄存器（MAR） B.程序计数器（PC）C.存储器数据寄存器（MDR） D.指令寄存器（IR） B 8.下列选项中，不会引起指令流水线阻塞的是A.数据旁路（转发） B.数据相关C.条件转移 D.资源冲突 A 9.下列选项中的英文缩写均为总线标准的是A.PCI、CRT、USB、EISAB.ISA、CPI、VESA、EISAC.ISA、SCSI、RAM、MIPSD.ISA、EISA、PCI、PCI-Express D 10.单级中断系统中，中断服务程序内的执行顺序是Ⅰ.保护现场 Ⅱ.开中断Ⅲ.关中断 Ⅳ.保存断点Ⅴ.中断事件处理 Ⅵ.恢复现场Ⅶ.中断返回A. Ⅰ→ Ⅴ → Ⅵ → Ⅱ → ⅦB. Ⅲ → Ⅰ → Ⅴ → Ⅶ C. Ⅲ → Ⅳ → Ⅴ → Ⅵ → Ⅶ D. Ⅳ → Ⅰ→ Ⅴ → Ⅵ → Ⅶ A 11.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为A.245Mbps B.979Mbps C.1958Mbps D.7834Mbps D 12．下列选项中，描述浮点数操作速度指标的是 A．MIPS B．CPI C．IPC D．MFLOPS D 13．float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在 一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是 A．C104 0000H B．C242 0000H C．C184 0000H D．C1C2 0000H A 14．下列各类存储器中，不采用随机存取方式的是 A．EPROM B．CDROM C．DRAM D．SRAM B 15．某计算机存储器按字节编址主存地址空间大小为64MB现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是 A．22位 B．23位 C．25位 D．26位 D 16．偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是 A．间接寻址 B．基址寻址 C．相对寻址 D．变址寻址 A 17．某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标 志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是 C 18．下列给出的指令系统特点中，有利于实现指令流水线的是 Ⅰ. 指令格式规整且长度一致 Ⅱ．指令和数据按边界对