第三章VH的DL程序设计2.ppt

二、数据流描述： 数据流描述又称为寄存器传输级描述（RTL __Register Transfer Level）。RTL级描述是以寄存器为特征，在寄存器之间插入组合逻辑电路。即以描述数据流的流向为特征。 三、结构化描述： 在多层次的设计中，高层次的设计模块调用低层次的设计模块，构成模块化的设计。 结构描述是元件互连的描述，使用元件例化语句。 一位全加器的原理图 一位全加器的VHDL结构化描述 第3章 习题三 1、进程语句的特点是什么？应从哪几个方面来理 解进程语句？ 2、块语句的作用是什么？有什么特点？ 3、简单并行赋值语句与什么语句等效？为什么？ 条件信号赋值语句、选择信号赋值语句又分别 与什么语句等效？有什么异同点？ 4、元件例化语句的作用是什么？如何进行元件例 化？元件例化时端口映射有哪两种方式？有什 么注意事项？ 5、生成语句与循环语句的异同点是什么？ * 4位计数器: library ieee; use ieee.std_logic_1164.all; entity test is port(clk: in std_logic; count: out std_logic_vector (3 downt