电工学第十章 组合逻辑电路.pptVIP

用与或非门实现的逻辑图 先求Si和Ci。为此，合并值为0的最小项。 再取反，得： 返回 返回 用与或非门实现的逻辑图 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，逻辑图简单明了，运算速度不高。 二、加法器 返回 2、并行进位加法器（超前进位加法器） 基本原理： 加到第i位的进位输入信号是两个加数第i位以前各位（0 ~ i-1）的函数，可在相加前由A,B两数确定。 返回 电路复杂 优点： 缺点： 速度快，每1位的和及最后的进位基本同时产生。 4位超前进位加法器74LS283 全加器真值表 产生进位输出信号的情况： ①AB=1 ②A+B=1，并且C=1 返回 则进位输出： 加法器的级连 集成二进制4位超前进位加法器 返回 1、8421 BCD码转换为余3码 BCD码+0011=余3码 三、加法器的应用 返回 返回 输 入 输 出 D C B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1