奇偶校验chenyu.ppt

6.8 Exclusive-OR Gates and Gates and Parity Circuit (异或门和奇偶校验电路) ＸＯＲ（异或运算） 、　　ＸＮＯＲ（同或运算） 5.8.2 Parity Circuit奇偶校验电路 什么是奇偶校验? 奇偶校验位+一组信号位 基本定理： 基本概念： Parity Circuit (P448) This is called an odd-parity circuit, because its output is 1 if an odd number of its inputs are 1. 6.8.4 Parity-Checking Applications Example for Parity-Checking Applications * * A?B=(A⊙B)’ A?B’=A⊙B A?B=A⊙B’ 对于异或门、同或门的任何2个信号（输入或输出）都取反，而不改变结果的逻辑功能（P448 图6-69） F=A?B A B F A B F A B A B F F F=A’?B’ F=(A’?B)’ F=(A?B’)’ 使所有的1加起来为偶数或奇数,来检测系统的方法称为奇偶校验法。 A0 ? A1 ? … ? An = 1 变量为1的个数是奇数 0 变量为1的个数是偶数 odd-parity circuit（奇校验电路） 如果输入有奇数个1，则输出为1。 even-parity circuit（偶校验电路） 如果输入有偶数个1，则输出为1。 P448 If the output of either circuit is inverted, we get an even-parity circuit, whose output is 1 .If an even number of its inputs are 1. I1 I2 I3 I4 IN ODD 菊花链式连接 I1 I2 I3 I4 IM IN ODD 树状连接 奇校验电路中的任一输出反相就得到偶校验电路 The 74x280 9-bit parity generator 9位奇偶校验发生器74x280（P449 图6－71） A B C D E F G H I EVEN ODD 74x280 偶数个1时输出为1 奇数个1时输出为1 用于检测代码在传输和存储过程中是否出现差错 A EVEN ODD 74x280 H I A EVEN ODD 74x280 H I 发 端 收 端 DB[0:7] DB[0:7] ERROR 发端保证有偶数个1 收端 ODD 有效表示出错 ERROR POUT ODD 280输入端 I RD WR D[7:0] 对存储器 I=RD.POUT 0 0 0 1 奇数个1 写入 ERROR POUT ODD 280输入端 I RD WR D[7:0] 对存储器 I=RD.POUT 0 0 奇数个1 0 1 奇数个1 0 0 1 奇数个1 写入 ERROR POUT ODD 280输入端 I RD WR D[7:0] 对存储器 I=RD.POUT 1 奇数个1 0 0 1 1 0 如果数据保持奇数个1 读出 0 1 奇数个1 0 0 1 奇数个1 写入 ERROR POUT ODD 280输入端 I RD WR D[7:0]/ D0[7:0] 对存储器 I=RD.POUT 1 1 1 1 奇数个1 奇数个1 1 偶数个1 1 1 0 如果数据保持奇数个1 读出 0 1 奇数个1 0 0 1 奇数个1 写入 ERROR POUT ODD 280输入端 I RD WR D[7:0]/ D0[7:0] 对存储器 I=RD.POUT 1 1 1 1 0 奇数个1 奇数个1 0 1 0 偶数个1 1 1 0 如果数据保持奇数个1 读出 0 1 奇数个1 0 0 1 奇数个1 写入 ERROR POUT ODD 280输入端 I RD WR D[7:0]/ D0[7:0] 对存储器 I=RD.POUT 1 1 1 0 奇数个1 奇数个1