微机原理及其应用第二章.ppt

1．8086的最小模式 8086最小模式典型系统结构如图2-12。在8086最小模式典型配置中，除8282（锁存器）及8286（总线驱动器或称数据放大器）外，还有一个时钟发生器8284，外接晶体的基本振荡频率为15MHz。 8284有3个功能：产生恒定的时钟信号，对准信号（READY）及复位信号（RESET）进行同步。 8086系统有20位地址总线。在组成最小模式系统时，其存储空间为1M字节，寻址范围是00000H～FFFFFH。 8086最小模式系统中，信号M/ 、 和 组合起来决定了系统中数据传输方式,其组合方式和对应功能如表2-7。 表2-7 最小模式数据传输方式 2. 8086的最大模式 图2-13是8086最大模式典型系统结构。在最大模式中，增加了总线控制器8288，8086通过总线控制器8288形成各种总线周期，控制信号由8288提供，使总线控制能力更加完善。最大模式系统中，通常包含两个以上总线控制设备，一个是8086（8088）微处理器，其他一般是协处理器，协助CPU工作。 由图中可看出，许多总线控制信号是通过总线控制器8288产生，不是由CPU直接给出。所以CPU中原先产生这些控制信号的引脚，就可以重新定义。重新定义后的引脚功能如表2-8所示。这些引脚大多用来作为支持多微处理器系统的用途。 表2-8 最大/最小模式引脚定义 8288总线控制器利用CPU送给它的状态信号 、 、 产生总线周期中所需要的全部控制信号表2-9。 表2-9 ﹑ ﹑ 的编码与8288命令 的对应关系 返回本章目录 2．4 8086最小模式的工作时序 8086CPU与存储器及外设端口进行数据交换时，需要执行一个总线周期。按照数据传送的方向，可分为CPU读操作和写操作两种。分析CPU的工作时序，能清楚了解CPU读和写的工作过程。 在2.1.5节中介绍过每条指令的指令周期是不等长的，但每个指令都是由以下一些基本的总线周期组成： ①CPU对存储器读和写总线周期； ②CPU对输入输出接口的读和写总线周期； ③中断响应周期。 本节只介绍8086CPU最小模式下的三种基本总线周期。 一个读/写总线周期由四个T状态组成，但如果存储器速度较慢，CPU就要根据存储器送来的“未准备好”信号，在T3状态后面插入等待状态TW，从而延长总线周期。 2.4.1 8086与存储器的读/写时序 如图2-14 （a）、(b)所示，（a）图没有插入等待状态，(b)插入两个等待状态。 在T1状态时，M/ 为高电平表示CPU与存储器进行读/写操作，M/ 信号有效电平一直保持到T4状态。ALE有效，AD0～AD15、A16/S3～A19/S7传送地址信号，在ALE的下降沿处，将地址信号锁存到地址锁存器中。BHE有效表明可访问数据总线的高8位，即可访问奇地址存储器。 1．存储器读时序 图2-14 存储器读时序 （a）图没有插入等待状态 (b)插入两个等待状态 在T3状态时，采样READY信号，若为低电平如图（b）所示，则在T3周期结束后，插入一个TW状态，在TW周期的前沿再采样READY信号，若仍为低电平，则继续插入等待状态，直到READY为高电平，这时数据以放到数据总线上，在T3结束时，CPU将数据读入。若采样READY信号为高电平，则不插入等待周期，如图（a）所示。 在T2状态时，CPU发出读信号， 信号为低电平有效，并一直保持到T4状态。A16/S3～A19/S7出现S3～S6状态信号，描述当前正在使用哪一个段寄存器，指示可屏蔽中断允许标志的状态。AD0～AD15变为高阻状态，为读入数据做准备。 有效，启动8286收发器，与在T1状态就为低电平有效的DT/ 信号一起，来准备接收读入的数据。 在T4状态时，CPU使 回到高电平，存储器上的总线驱动器处于高阻状态，从而让出系统总线。 2.存储器写时序 如图2-15（a）、(b)所示，（a）图没有插入等待状态，(b)插入两个等待状态。 在T1状态时，各信号与读周期基本一致。只有DT/ 不同，是为高电平。 在T2状态时，写信号有效， 为低电平，并一直保持到T4状态。AD0～AD15发出将要写到存储器的16位数据信号。其它信号与读基本一致。 在T3状态时，采样READY信号，若为高电平，进行写操作，如图（a）