微机原理与接口技术第2章课件_8086系统结构.ppt

* 第 *页 T1状态： ①.M/IO信号在T1状态有效，指出CPU是从内存还是从I/O端口读取数据。M/IO信号的有效电平一直保持到总线周期结束的T4状态。 ②T1状态开始，20位地址信号通过多路复用总线输出，指出要读取的存储器或I/O瑞口的地址。高4位地址从A19/S6~A16/S3地址／状态线送出，低16位从AD15~AD0地址／数据线送出。 ③ALE引脚上输出一个正脉冲作地址锁存信号。在T1状态结束时，M/IO信号，地址信号均已有效，ALE的下降沿用作锁存器8282的选通信号，使地址锁存。 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 ④BHE信号有效，作为奇地址存储体的选体信号，配合地址信号可实现存储单元的寻址，它表示高8位数据线上的数据有效。 系统中若接有数据总线收发器8286时，在T1状态，DT/R端输出低电平，表示本总线周期为读周期，用DT/R去控制8286接收数据。 * 第 *页 T2状态： ①地址信号消失，A19/S6~A16/S3引脚上输出状态信息S6~ S3，指出当前正在使用的段寄存器及中断允许情况。 ②低位地址线AD15~AD0进入高阻状态，为读取数据作准备。 ③BHE/S7变成高电平，输出状态信息S7，S7在设计中未赋于实际意义。 ④RD信号有效，送到所有的存储器和I/O端口，但只选通地址有效的存储单元和I/O端口，使之能读出数据。 ⑤若系统中接有8286，DEN信号在T2状态有效，作为8286的选通信号，使数据通过8286传送。 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 T3状态： ①T3状态一开始，CPU采样READY信号，若此信号为低电平表示系统中所连接的存储器或外设工作速度较慢，数据没有准备好，要求CPU在T3和T4状态之间再插入一个TW状态。READY是通过时钟发生器8284传递给CPU的。 ②当READY信号有效时，CPU读取数据。在DEN＝0、DT/R＝0的控制下，内存单元或I/O端门的数据通过数据收发器8286送到数据总线AD15~AD0上。CPU在T3周期结束时，读取数据。S3S4指出了当前访问哪个段寄存器，若S3S4＝10，表示访问CS段，读取的是指令，CPU将它送入指令队列中等待执行，否则读取的是数据，送入ALU进行运算。 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 Tw状态： CPU在每个TW状态的前沿对READY信号采样，若为低电平继续插入TW状态。当在TW状态采样到READY信号为高电平时，在当前TW状态执行完，进入T4状态，在最后一个TW状态，数据肯定已出现在数据总线上，此时TW状态的动作与T3状态一样。CPU采样数据线AD15~AD0。 T4状态： CPU在T3与T4状态的交界处采样数据。然后在T4状态的后半周期，数据从数据总线上撤除，各个控制信号和状态信号线进入无效状态，DEN无效，总线收发器不工作，一个读总线周期结束。 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 (2)写总线周期 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 T1状态： M/IO信号有效，指出CPU将数据写入内存还是I/O端口；CPU给出写入存储单元或I/O端口的20位物理地址；地址锁存信号ALE有效，选存储体信号BHE、A0有效，DT/R变高平，表示本总线周期为写周期。 T2状态： 地址撤消，S6~ S3状态信号输出；数据从CPU送到数据总线AD15~AD0，WR写信号有效；DEN信号有效，作为数据总线收发器8286的选通信号。 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 T3状态： CPU采样READY线，若READY信号无效，插入一个到几个TW状态，直到READY信号有效．存储器或I/O设备从数据总线上取走数据 。 T4状态： 从数据总线上撤消数据，各控制信号和状态信号线变成无效；DEN信号变成高电平，总线收发器不工作 。 第二章 8086系统结构 ——8086CPU时序 ——最小模式下的总线操作 * 第 *页 几点不同之处（写总线周期与读总线周期）： 在T1状态，DT/R信号为高电平，表示本总线周期为写周期，即CPU将数据写入存储单元或I/O端口。 在T2状态，地址信号发出后，CPU立即向地址/数据总线AD15~AD0发出数据，数据信号保持到T4状态的中间，使存储器或外设一旦准备好即可从数据总线取走数据。 写信号为WR(代替RD)，在T2状态有效，维持到T4状态，选通