数电课件第四章2010.ppt

例4：分析下图逻辑电路，要求： (1) S与Cout分别描述； (2) 考虑S与Cout为一个系统来描述。  4.2 组合电路设计（综合）(Design (Synthesis) of Combinational Circuits) Digital circuits are designed by transforming a word descriptions of function into a set of logic equations and then realizing the equations with logic elements. 2 设计举例 例1 : 设计一位全减器，计算 a-b-c,其中 c是低位的借 位（ borrow ）。 Solution 2:? 例3 : Design a logic circuit to realize that a single light (that can be on or off) can be controlled by any one of four switches . 例4:设计一个七段码显示驱动逻辑电路，显示输入 的一位8421BCD码。 4.3 常用MSI组合逻辑器件 数字逻辑器件的分类 a: 小规模集成逻辑门—SSI(small scale integration)—gates b: 中规模—MSI(medium scale integration)--single function module, 功能模块 如：加法器（Adder） 、 编码器（Encode）、译码器（Decode） 、多路数据选择器（Multiplexer）、比较器 （Comparator）、 ROM、可编程器件（ PLA, PAL）、计数器（ Counter）、移位寄存器（ shift-register） c: 大规模—LSI(large scale integration)-- some functions or small system d: 超大规模—VLSI(very large scale integration)– system 数字逻辑器件工艺（Digit element technology） TTL ：transistor transistor logic—晶体管 CMOS： NMOS and PMOS (complement metal oxygen semiconductor) —场效应管 4.3.1 译码器的应用 功能、功能扩展、应用 1.译码器（ decoder）74138（3线-8线译码器） 3-8译码器输入输出关系：  完全译码器：n—2n BCD 译码器 显示译码器 2. 译码器扩展(Extending the decoding capability) 3. 译码器的应用(Decoder applications) 例2: design a address decoding circuit to realize the address assigned 2E0H, 2E1H, …,2E7H. 4.3.2 多路数据选择器 (Multiplexers or Data Selectors) 1. 4选1 数选器 8-to1MUX four(qual) two-way MUX(2-to-1MUX) 4.3.2 比较器 （Comparator） 4.3.3 加法器(Adders ） 4.4 组合逻辑电路中的竞争与冒险 1.竞争与冒险 目录 总目录 退出 （1）地址译码( Address Decoding ） 例1: 分析所示地址译码电路的地址范围 （2）用译码器实现组合逻辑电路(Implement the logic functions using decoder.） 对于完全译码器，每一个输入组合，只有一个输出的逻辑为0。因此，可以把译码器考虑为最大项产生器。 En1=1,En2=En3=0： 例1: 用 74138 译码器和 SSI逻辑门实现函数式： Example 2: design 1-bit full adder using a 74138 decoder and gates. a b c 1 0 0 S C Select inputs Data inputs Active