VHDL-数字秒表设计.docVIP

通达学院 2017/2018学年 第一学期 课程设计 实验报告 模 块 名 称 VHDL课程设计 专 业 学 生 班 级 学 生 学 号 学 生 姓 名 指 导 教 师 设计题目 数字秒表设计 任务要求 （1）计时精度10ms，计时范围0~4分59.99秒； （2）设置启动、停止和复位键控制秒表的工作 （3）用数码管实时显示计时结果。 设备及软件 Quaster Ⅱ 目 录 一、课程设计目的与要求 1 1.1 课程设计目的 1 1.2 基本要求 1 二、设计方案--数字秒表的设计 1 2.1 设计功能 1 2.2 秒表基本原理及设计方法 2 2.3 数字秒表设计原理 2 三、开发环境 3 四、模块结构 4 4.1 数字秒表RTL级电路 4 4.2 计时器模块 5 4.3 取数模块 7 4.4 编码模块 8 4.5 数码管显示控制模块 12 4.6 数码管地址选择模块 13 五、 设计仿真和实验 15 5.1 计时器模块仿真 15 5.2 秒表仿真 15 5.3 pin引脚接口图 16 5.4 实验结果图 17 六、总结与体会 19 6.1 错误分析 19 6.2 心得体会