八路竞赛抢答器设计书.doc

八路竞赛抢答器设计书 1 设计的意义及要求 1.1 设计的意义 在很多电视竞赛和娱乐节目中，我们可以看到抢答器作为一种工具,已经广泛应用于各种智力和知识竞赛场合.．设计任务与要求 1.任务和要求 ，并且给出相应的编号为1、2、3、4、5、6、7、8，为每名选手设置一个按键。设置一个给清零的开关，以便能开始新的一轮的抢答。用数码管显示获得优先抢答的选手的编号，一直保持到工作人员清零结束为止。 根据我将分为大功能模块：主电路、数据采集电路、控制电路。译码、显示电路；数据采集电路（获得优先抢答选手的编号）分为8路抢答开关、八D数据锁存器、优先编码器、加1电路；控制电路分为锁存控制、倒记时控制、以下是我设计的总体框图：如图所示 2.2方案设计 方案一 电路图如下 2.2.1 器件选择 整个电路的电子器件有：，74LS，74，74LS373，74LS，以及若干和电阻。我详细介绍一下我所设计的这两个电路中所用到的重要器件（和 74LS373）： 74LS373 74373D锁存器为三态输出的8 D透明锁存器, 373的输出端O0-O7可直接与总线相连。当三态允许控制端OE为低电平时，O0-O7为正常逻辑状态，可用来驱动负载或总线。当OE为高电平时，O0-O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，O随数据D而变。当LE为低电平时，O被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。 373引出端符号： ???D0～D7-----数据输入端?????OE-----三态允许控制端 ???LE-----锁存允许端???????????? O0-O7-----输出端 74LS373外部管腿图、真值表、逻辑图，如下图3所示： 图二 逻辑图 表一 真值表 图3 74LS373外部管腿图、真值表、逻辑图 真值表中：L——低电平； H——高电平； X——不定态； Q0——建立稳态前Q的电平； G——输入端，与8031ALE连高电平：畅通无阻低电平：关门锁存。图中OE——使能端，接地。当G=“1”时，74LS373输出端1Q—8Q与输入端1D—8D相同；当G为下降沿时，将输入数据锁存。 4线－七段译码器/驱动器（BCD输入，有上拉电阻） 简要说明 输出端（Ya-Yg）为高电平有效，可驱动灯缓冲器或共阴极VLED。 当要求输出 0－15 时，消隐输入（ ）应为高电平或开路，对于输出为0 时还要求脉冲消隐输入（ ）为高电平或者开路。 当 为低电平时，不管其它输入端状态如何，Ya－Yg均为低电平。 当RBI和地址端（A0－A3）均为低电平，并且灯测试输入端（ ）为高电平时， Ya －Yg为低电平，脉冲消隐输出（ ）也变为低电平。 当 为高电平或开路时， 为低电平可使Ya－Yg均为高电平。 48 与248 的引出端排列、功能和电特性均相同，差别仅在显示6 和9,248 所显示的6 和9 比48 多出上杠和下杠。 引出端符号 A0－A3 译码地址输入端 / 消隐输入（低电平有效）/ 灯测试输入端（低电平有效） 脉冲消隐输入端（低电平有效） Ya-Yg段输出 双列直插封装 功能表 2.2.2方案具体思路 基于八路抢答器所要满足的任务要求：八路抢答，编码电路，译码显示电路，显示器显示先抢答者得编号且后动作者无效，以及裁判的清零作用。从各个要求来说明我的设计思路。 1.八路抢答 在这里准备8个按钮，开关选择触点开关，按下去自动复位，避免每次裁判清零的时候选手还要将开关归位 2编码电路 显示器显示1-8号选手，所以在这里我选择的是74LS147,147是十进制优先编码器，一共1-9个输入信号，在这里我取1-8端作为输入端，输入输出都是低电平有效 3 译码显示电路 由于是8线—3线译码器，所以我选择的是74LS48，其输入输出都是高电平有效，所以编码器与译码器之间通过非门连接，才能实现正确的编码译码 显示器通过七段数码显示即可 4.显示先抢答者编号且后动作者无效 在这里我想到使用锁存器，我选择74LS373八D锁存器，其输出端直接与总线 相连，使用比较方便，当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。当OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响，所以让OE端直接连接低电平，驱动负载总线。 另外当锁存允许端 LE 为高电平时，O