数电课程设计-100MHz等精度频率计设计(基于Verilog-HDL).docxVIP

数电课设报告姓名：学号：152210303127班级：江苏科技大学2017/10/12100MHz等精度频率计设计（基于Verilog HDL）一、设计要求：提供一个 幅值为10mV ~ 1 V，频率为 1 ~ 100MHz的正弦信号，需测试以下指标：频率： 测频范围 1Hz ~ 100MHz，测频精度为测频全域内相对误差恒为百万分之一。占空比：测试精度 1% ~ 99%相位差：测试两个同频率的信号之间的相位差，测试范围 0 ~ 360二、设计分析使用FPGA数字信号处理方法，首先需要将正弦信号转换成可读取的数字方波信号，再经过FPGA设计计算得出所需测量值。三、模电部分首先选择比较器，对于 100 MHz 信号，比较器灵敏度需要达到5ns内，TI公司的LTV3501灵敏度为4.5ns，符合要求由TLV3501数据手册得知：当频率低于 50MHz 的时候，正弦波的峰峰值需大于 20mV，频率高于50MHz时，峰峰值需大于 1V。然后需要选择放大器，当正弦波幅值为 10mV时， 放大倍数需大于35。方法通过二级放大，一级用OPA847放大20倍，二级用OPA675放大8倍，得到总放大倍数160的正弦波。经转换后的输出电压符合TTL电平要求，可以被识别出0和1。四、数电部分开发板：Cyclone IV E: EP4CE6E22C8板载时钟为 50MHz，带4个按键和一个复位键（按键按下