关于M4结构的混合逻辑全加器设计.pdf

第31卷 第5期 深圳大学学报理工版 Vol．31 No．5 2014年9月 JOURNAL OF SHENZHEN UNIVERSITY SCIENCE AND ENGINEERING Sep． 2014 ■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■■ 【电子与信息科学/ Electronic and Information Engineering】 基于M4 结构的混合逻辑全加器设计 夏银水, 王士恒, 钱利波 宁波大学信息科学与工程学院, 浙江宁波315211 摘　 要: 针对全加器速度和功耗日益突出的矛盾, 提出一种基于M4 结构的混合逻辑全加器 (HLM4- FA) 设计方案. 通过两个独立的部分分别产生输出信号, 减小电路模块间内部信号的输出负载, 优化器件 的延时. 针对不同的模块, 采用混合逻辑设计方法, 克服单一逻辑设计电路的局限性, 降低电路的功耗, 从而降低全加器的功耗延时积. 与Hybird、 Hybird_CMOS和SR_CPL_Buffer 全加器相比, 延时和功耗延时 积减小分别达33%和37%, 有效节省了电路能耗. 关键词: 集成电路技术; 全加器; 运算电路; 混合逻辑; 低能耗; 延时; 功耗延时积 中图分类号: TN4; TN431．2　 　 　 文献标志码: A　 　 　 doi: 10.3724/ SP.J.1249.2014.05479 Full adder design based on hybrid logic of M4 structure † Xia Yinshui ,Wang Shiheng,and Qian Libo College of Information Science and Engineering,Ningbo University,Ningbo315211,Zhejiang Province,P.R.China Abstract:Against the increasing contradiction between speed and power consumption of full adders,a new full ad- der design method based on hybridlogic of M4 structure (HLM4-FA)isproposed.By generating output signalswith two separate parts,the output load of internal signals between different modules is reduced, and the delay is optimized.The employment of hybrid logic stylesfor different modules in the design improves the speed,lowers the power consumption,and also reduces the power delay product (PDP).Compared with the Hybird,Hybird_CMOS, and SR_CPL_Buffer full adders,the proposed full adder reducesthe delay and PDP by33% and37% respectively. Key words:integrated circuit;full adder;arithmetic circuit;hybrid logic;low energy consumption;delay;power delay product