FGPD洗衣机控制电路数电实验.docVIP

目录 一、设计任务及要求-------------------------------------------------------------------------------2 （一）具体要求（一）顶层设计方案（）设计方案（）（一）顶层设计）设计实现（）（）Fit Design 结果具体要求： 图1 洗衣模式一 图2 洗衣模式二 3、设置启动按钮S2。洗衣模式设定后，按钮状态S2＝1时，设定洗衣时间为30分钟，按钮状态S2＝0时，设定洗衣时间为15分钟。在洗衣过程中分别用3个LED灯来显示电动机的正转、翻转，间歇等状态。 4、设置暂停按钮S3。当按钮状态S3＝0时，洗衣暂停，计数器状态、显示均保持，并点亮1个LED灯显示暂停状态。S3＝1时正常运转。 （二）输入输出资源说明： 1、输入信号：2、外部输入脉冲，使用。 3、输出组信号，。分别接到外部的 图3 洗衣机控制器结构框图 根据如上说明，本设计的主要任务和设计要求是： 按照现代数字系统的Top-Down模块化设计方法，提出系统的整体设计方案，并进行正确的功能划分，分别提出并实现控制、等模块化子系统的设计方案。在的EDA设计环境中，采用原理图和语言混合输入的方法，完成系统的顶层设计、各子系统的模块化设计。分别完成各个基于语言实现的子模块（包括控制器）的逻辑功能仿真对顶层设计进行功能仿真。 在2步的基础上，采用公司的CPLD器件对顶层设计进行适配（Fit Design）采用DownLoad软件将设计的JED文件烧录到试验板的芯片上，实际测试。（一）、顶层设计方案：S3与倒计时结束信号一起控制计数器的暂停与暂停灯的亮灭。 （二）、分频器设计方案： 分频器一输入两输出，输入为50MHZ的原脉冲信号，输出clko1为1HZ脉冲信号（给计数器），输出clko2为1KHZ脉冲信号（给显示器）。 （）、设计方案：三、电路设计、仿真与实现：（一）顶层设计 整体的仿真结果： （二）、分频器的设计实现： 分频器的源程序： module fenpin ( clk,//源脉冲输入 clko1,//1HZ脉冲输出 clko2//1KHZ脉冲输出 ); /*==================================*/ input clk; output clko1; output clko2; /*==================================*/ reg clko1; reg clko2; reg [31:0]clk1;//控制1HZ的中间变量 reg [31:0]clk2; //控制1KHZ的中间变量 /*==================================*/ initial//初始化 begin clk1=32d0; clk2=32d0; end /*==================================*/ always @(posedge clk )//变频 begin clk1 = (clk1 == 32d50_000_000) ? 32d0 : (clk1 + 32d1);//仿真的时候 //把50_000_000改小 clko1 = (clk1 == 32d50_000_000) ? 1d1 : 1d0; clk2 = (clk2 == 32d50_000) ? 32d0 : (clk2 + 32d1); clko2 = (clk2 == 32d50_000) ? 1d1 : 1d0; end /*==================================*/ Endmodule 分频器的仿真结果： （三） out ); /*===========================================*/ input clk;//1HZ脉冲 input s0; input s1; input s2; output out; output [2:0]fenshi;//四位输出，分十，分个 ，秒十，秒个 output [2:0]miaoshi; output [3:0]fenge; output [3:0]miaoge; output [2:0]LED; /*===========================================*/ reg [3:0]fenge; reg [2:0]fenshi; reg