t-7半导体存储器.ppt

* * * 说明: 浮栅上的电子是靠漏源之间外加一电压时,高能量电子在控制栅极正电压的吸引下,进入浮栅. 电子一旦进入浮栅,只有在紫外线照射下才能放出能量,返回衬底. 因此叠栅MOS管留有照射窗口 浮置栅积累电子与开启电压值的关系如下图: 浮置栅无电子 浮置栅有电子 Vt1 Vt2 Vgs O Id * * * * * * * * * * * * * * * * * * * * * * * * * * * * VGG Wi D D I/O R / W 1 1 1 T2 T3 T4 T5 T6 Q Q T1 字线 数据线 数据线 T5和T6是门控管， 由字线Wi控制其导通或截止： Wi＝1 ， 否则就截止。 T5 T6 两管导通； 门控管T5和T6导通时可以进行“读”或“写”的操作。 VDD 1 VGG Wi D D I/O R / W 1 2 3 T2 T3 T4 T5 T6 T1 字线 数据线 数据线 R / W的控制作用： = 0时， R/W 而门2处于高阻状态， 0 三态门1、3接通， 0 0 使 I/O 信号得以经过门1、3送到数据线上，以便写入 。 VDD VGG Wi D D I/O R / W 1 2 3 T2 T3 T4 T5 T6 T1 字线 数据线 数据线 R / W的控制作用： R/W ＝1 时， 门1、3处于高阻状态， 1 门2接通， 1 将数据线上信号送到 I / O，以便读出。 1 VDD *7.3.2 动态随机存储器（DRAM） 为减少MOS管数目，提高集成度和降低功耗，出现了动态RAM器件。 常见的动态RAM存储单元有三管和单管动态存储电路。 见书图7.3.6、图7.3.7 动态RAM存储数据的原理是基于MOS管栅极电容的电荷存储效应。 即存放信息靠的是电容， 由于电容会逐渐放电，故需对动态RAM不断进行读出和再写入，这就是所谓刷新。 ⒈静态RAM(即SRAM)，其存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息不会丢失，但集成度低。 ⒉动态RAM(即DRAM)，存储单元电路以电容为基础，电路简单，集成度高，功耗低，因电容漏电，需定时刷新。 小 结 7.4 存储器容量的扩展 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND VCC D3 D2 D1 D0 R / W RAM 2114 管脚图 2 3 4 5 6 7 8 9 10 23 22 21 20 19 18 17 16 15 A0 A1 D0 A3 A4 A5 A6 A9 A10 CS GND VCC D3 D2 D1 D4 RAM 6116 管脚图 A2 A7 1 11 12 14 13 24 A8 D5 D6 D7 RD WR (1K×4) (2K×8) 7.4.1 位扩展方式 A9 A0 R/W CS D1 D3 D2 D0 A9 A0 R/W CS D1 D3 D2 D0 . . . . . . 2114 (2) 2114 (1) . . . A0 A9 D7 D6 D5 D4 D1 D3 D2 D0 CS R/W 用两片2114( 1024 × 4 )构成 1024 × 8 只要把各片地址线、各控制线对应并联在一起， 要达到这个目的方法很简单， 示范接线如下图： 7.4.2 字扩展方式 思路： ( 1) 访问4096个字单元，必然有 12 根地址线； ( 2) 访问 RAM2114，只需 10 根地址线，尚余 2根地址线 ； ( 3) 设法用剩余的 2根地址线去控制4个2114的片选端 。 通过用1024×4 ( 4片2114 ) 构成4096×4为例，介绍解决这类问题的办法。 CS R/W A9 A0 D2 D1 D0 D3 CS R/W A9 A0 D2 D1 D0 D3 CS R/W A9 A0 D2 D1 D0 D3 CS R/W A9 A0 D2 D1 D0 D3 2 4 译码器 A11 A10 A0 A9 D3 D2 D1 D0