CPLD数字时钟设计.docVIP

学号 0803021116 分数 电子设计自动化 课程设计报告 [基于CPLD的数字时钟设计] 系 部： 信息工程系 班 级： 08电信（1）班 姓 名： 指导教师： 湖北轻工职业技术学院 完成日期：2010 年 6 月 18日 目录 引 言 3 一 VHDL的概述 3 二 设计方案与分析 4 第一章 模块设计 5 一 设计要求及目的 5 1.1 要求 5 1.2 目的 5 二 程序设计及模块说明与仿真 5 2.1 二十四进制 5 2.2 六十进制 7 2.3 扫描电路 10 2.4 整点报时 12 第二章 总体设计效果 13 一 电路仿真 13 14 二、实验结果 14 总 结 15 一 心得体会 15 引 言 一 VHDL的概述 硬件描述语言（hardware description language，HDL）是电子系统硬件行为描述、结构描述、数据流描述的语言。目前，利用硬件描述语言可以进行数字电子系统的设计。随着研究的深入，利用硬件描述语言进行模拟电子系统设计或混合电子系统设计也正在探索中。 国外硬件描述语言种类很多，有的从Pascal发展而来，也有一些从C语言发展而来。有些HDL成为IEEE标准，但大部分是企业标准。VHDL来源于美