CPLDFPGANOSII处理器设计.docVIP

  • 0
  • 0
  • 约5.94千字
  • 约 24页
  • 2017-11-01 发布于江苏
  • 举报
CPLDFPGANOSII处理器设计

基于CPLD/FPGA的NiosII软处理器? 1 Nios简单介绍 Nios II是一个用户可配置的通用RISC嵌入式处理器。 Altera推出的NiosII系列嵌入式处理器扩展了目前世界上最流行的软核嵌入式处理器的性能,把Nios II嵌入到Altera的所有FPGA中,例如StratixII、Stratix、CycloneII,Cyclone、APEX,ACEX和HardCopy系列器件中,用户可以获得超过200 DMIPS的性能,用户可以从三种处理器以及超过60个的IP核中选择所需要的,Nios II系统为用户提供了最基本的多功能性,设计师可以以此来创建一个最适合他们需求的嵌入式系统。 Nios II处理器的优点和特性 使用Nios II处理器的用户可以根据他们的需要来调整嵌入式系统的特性、性能以及成本,快速使得产品推向市场,扩展产品的生命周期,并且避免处理器的更新换代。 提高系统性能 * 一系列的处理器核可供选择,其中包括了超过200 DMIPS性能的核 * 实现任何数量的处理器或将不同的处理器核组和在一起 * 增加了已有的处理器,在FPGA中添加一个或更多的Nios II软核处理器 更低的系统成本 * 通过将处理器、外设、存储器和I/O接口集成到一个单一的FPGA中,从而降低了系统成本、复杂性和功耗 * 通过将Nios II处理器嵌入到低成本的FPG

文档评论(0)

1亿VIP精品文档

相关文档