微机原理与接口技术 28086微处理器.pptVIP

在 8086CPU的最小工作模式下，当CPU执行 读写操作时，要利用哪些信号？ 课堂提问2 【答】 当CPU访问存储器时, 要利用ALE(地址锁存允许 信号输出)， (数据允许控制)， (数据收发状态)， (存储器/输入输出控制信号输出)， （读信号输 出），READY(准备就绪)， (存储器奇库片选信号)。 最大模式引脚信号 状态信号 队列状态线 请求/同意信号 锁定信号 S2~S0（引脚28~26）： 状态线，输出，用于总线控制器8288译码生成所有存储器和IO端口访问的控制信号 S2 S1 S0 状态 8288生成控制信号 0 0 0 中断响应 INTA 0 0 1 读端口 IORC 0 1 0 写端口 IOWC AIOWC 0 1 1 暂停 1 0 0 取指 MRDC 1 0 1 读存储器 MRDC 1 1 0 写存储器 MWTC AMWC 1 1 1 被动 2.2.3 8086CPU的最大模式 2.2.3 8086CPU的最大模式 QS1~QS0（引脚24~25） 队列状态线，输出，用于协处理器8087跟踪8086内部指令流队列。 QS1 QS0 状态 0 0 无操作 0 1 指令的第一个字节出队 1 0 清空队列 1 1 指令的后续字节出队 RQ/GT1,RQ/GT0（引脚30和31）： 请求/同意信号，输入/输出，用于协处理器8087需要访问存储器时向8086要求局部总线的控制权。 LOCK（引脚29）： 锁定信号，输出，用于封锁总线仲裁器，不使其他总线主控器获得系统总线控制权。 8086CPU的形成三大总线时，为什么要对地址 线进行锁存？用什么信号控制锁存？ 【答】为了确保CPU对存储器和I/O端口的正常读/写 操作，要求地址和数据同时出现在地址总线和数据总 线上。而在8086CPU中AD0~AD15总线是地址/数据复用 的，因此需在总线周期的前一部分传送出地址信息， 并存于锁存器中，而用后一部分周期传送数据。8086 CPU中是通过CPU送出的ALE高电平信号来控制锁存的。 课堂提问3 存储器是微机的存储和记忆部件，用来存放程序和数据（包括原始数据、中间结果和最终结果） 在计算机内部，程序和数据都是用0、1组成的二进制代码的形式表示的。每一个0或1就叫做1位信息。 存储器被划分为很多个存储单元，每个存储单元以字节为单位顺序存放数据和程序 存储器的容量为存储单元的总和，取决于地址线 地址：赋予每个存储单元的编号，通常用16进制表示 2.3 8086存储器组织 2.3 8086存储器组织 8086：20条地址线，直接访问1MB的存储空间。 物理地址为：00000H—FFFFFH。 0 1 4 9 16 25 36 数据段 0200 0201 0202 0203 0204 0205 0206 8086CPU 一次可访问16位 数据，即两个存储单元； 通常，多个字节的数据存 放规则是： 高位在高端 低位在低端 2.3 8086存储器组织 存储器工作原理 20 2.3.1 存储器的分段寻址 存储器单元的定位：段地址和偏移地址 一般情况下，各段在存储器中的分配是由操作系统负责的。每个段可以独立地占用64K存储区，各段也允许重叠（即大小也可据实分配）。 0150H CS 4200H 8C50H C000H DS ES SS 64K代码 64K数据 64K附加 64K堆栈 段分配方式之一 0200H CS 0400H 0480H DS ES SS 8K代码 2K数据 256B堆栈 段分配方式之二 2.3.1 存储器的分段寻址 访问存储器类型 隐含的 段地址 可”段更换” 的段地址 段内偏移地址来源 取指令码 CS 无 IP 堆栈操作 SS 无 SP 字符串操作源地址 DS CS，ES，SS SI 字符串操作目的地址 ES 无 DI BP用作基址寄存器时 SS CS，DS，ES 由指令寻址方式求得有效地址EA 一般数据存取 DS CS，ES，SS 由指令寻址方式求得有效地址EA 2.3.1 存储器的分段寻址 ...... 20000H 25F60H 25F61H 25F62H 25F63H 2000H 段基址 逻 辑 地 址 段内偏移地址 5F62H 逻辑地址与物理地址 2.3.1 存储器的分段寻址 16位偏移地址 20位的物理地址 16位段地址 0000 物理地址=段地址*16D+偏移地址 如： 某个数据存放在 DS=8569H，DI=3721H 的数据段的存储单元中， 此存储单元的物理地址 为： +) 物理地址的计算 物理地址=段地址*10H+偏移地址 8569