电子技术加法器课程设计长安大学.docVIP

《电工与电子技术基础》课程设计报告 题 目 4位二进制加法器 学院（部） 汽车学院 专 业 热能与动力工程 班 级 学生姓名 李三才 学 号 6 月 11 日至 6 月 14 日 共 1 周 指导教师（签字） 一 主要技术指标和要求： （1）四位二进制加数与被加数输入 （2）二位数码管显示 二 摘要 本设计通过八个逻辑开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入超前进位4位加法器74LS283相加，将输出信号S3,S2,S1,S0和向高位的进位C1通过译码器Ⅰ(五输入八输出)译码，再将输出的Y3,Y2,Y1,Y0和X3,X2,X1,X0各自分别通过一个 74LS247译码器，最后分别通过数码管BS204实现二位十进制显示。 三 总体设计方案论证及选择 设计思路： 两个四位二进制数的输入可以用八个逻辑开关实现，这两个二进制数经过全加器74LS283求和后输出最多可以是五位二进制数。本题又要求两个数码管分别显示求和结果的十进制的个位和十位，因此需要两个译码器Ⅱ分别译码十位和个位。综上所述，需要设计一个译码器Ⅰ，列出它的状态表，根据状态表设计译码器Ⅰ。译码器Ⅰ能将求和得到的五位二进制数译成八位，其中四位表示这个五位二进制对应的十进制的个位，还有四位表示的是个位。 加法器的选取 二进制并行加法器是一种能并行产生两个n位二进制算术和的组合逻辑电路。按其进位方式的不同，可分为串行进位二进制并行加法器和超前进位二进制并行加法器两种类型。所以根据加法器的工作速度选取超前位二进制并行加法器。由于对加法器设计要求不高，所以选74LS283加法器。 译码器Ⅱ的选取 译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。译码器是组合逻辑电路的一个重要的器件， 数码管选择 此处选七段发光二极管（LED）显示器，LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要有译码功能，还要有相当的驱动能力。上述选取了74LS247译码器，为了与该译码器配用，因此选取BS204数码管。 ?四 设计方案的原理框图、总体电路图、工作原理及说明 原理图： 总体电路图： 工作说明：根据总体电路图分析通过八个开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入四位串行进位加法器相加，将输出信号S4,S3,S2,S1和向高位的进位C1通过译码器Ⅰ译码，将五位二进制数译成八位二进制数Y4,Y3,Y2,Y1,和X4,X3,X2,X1（详细见，单元电路设计译码器Ⅰ的状态表）。作为输出各自分别通过一个 74LS247译码器，将四位二进制译成7位二进制数，通过灯测试输人端LT七段显示器各字段是否能正常工作 ?五 单元电路设计、主要元器件选择与电路参数计算 1.加法器设计 74LS283引脚图 74LS283的逻辑说明：设有两组数据输入端A3,A2,A1,A0，B3,B2,B1,B0和进位信号输入端C0，求和信号，进位信号分别由S4,S3,S2,S1及C1输出。图中输入端A3,A2,A1,A0分别接一个逻辑开关，输入端B3,B2,B1,B0分别接另4个逻辑开关，C0接一个逻辑开关。 74LS283的真值表 A3 A2 A1 A0 B3 B2 B1 B0 C1 S4 S3 S2 S1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0