燕山大学EDA数字钟研究报告.docVIP

燕 山 大 学 EDA课程设计报告书 题目： 数字钟 姓名： 苗艳妮 班级： 11通信三班 学号： 110104030064 成绩： 一、设计题目及要求 设计题目：数字钟 要求： 1．输入10 HZ的时钟； 2．能显示时、分、秒，24小时制； 3．时和分有校正功能； 注意：硬件资源的节约，否则器件内资源会枯竭。 二、设计过程及内容 数字钟的设计主要包括三部分： 第一部分：分频器对已有频率时钟进行分频得到10 Hz的时钟,然后再对10Hz分频得到1Hz频率。 第二部分：可调24小时计时器具有计时及时和分的校正功能； 第三部分：扫描显示电路用来实现数字显示功能。 分频器的实现 用三片74160采用整体置数法连接成146进制计数器，把1465HZ的时钟信号分成10 HZ的时钟信号，电路图如下，其中输出由第一片74160的QA和QC，第二片的QC，第三片的QA接到一个四输入与非门通过一个反相器连接到一个D触发器上引出。 用一片74161采用整体置数法连接成十进制计数器，可将10Hz信号分成1Hz信号（实验过程中先选用了74160实现十进制，但是出现了比较严重的毛刺，后来换成74161消除了毛刺） 二、24小时计时功能的实现 1、六十进制计数器模块： 用两个74160采用整体置数法连接成六十进制计数器，输出端接一个反相器后接到D触发器输出，接反相器使之高电平输出，接D触发器可以让输出延迟一个波形输出，这样就能实现在第六十个波形到来时输出一个高电平。具体电路图如下。 2、二十四进制计数器模块： 用两片74160采用整体置数法连接成24进制计数器，输出端由第一片74160的QA和QB与第二片的QB接一个三输入与非门通过一个反相器接到D触发器上输出 3、二十四小时计时功能模块（具有时和分的校正功能）： 将一片24进制计数器和两片60进制计数器连接，将两片60进制计数器的进位端和两片D触发器连接着反向器的输出端分别连接上或门后，接入时钟信号输入端。其中，CP为1Hz的时钟频率，SH为调时的控制按钮，SM为调分的控制按钮，ECP为校正功能工作的控制开关。 数码管扫描显示电路模块的功能实现。 采用数码管的动态显示，通过地址端的输入，用八选一数据选择器选择合适的信号送到BCD七段译码器。 扫描显示电路模块，其电路主体是由4片74151数据选择器选择电路状态，将选择出的数据输入7449芯片，并将输出连接到数码管显示输入端。用一个6进制计数器为74151选择端提供选择数据地址并为4-7译码器扫描地址输入端提供数据，具体电路图如下： 将计时模块和扫描显示模块连接起来，总的电路图如下所示： 设计结论（包括设计过程中出现的问题；对EDA课程设计感想、意见和建议） 1、通过对各部分进行编译和仿真后，将总电路下载到实验箱，并进行相应的外部电路连线；实验的结果说明本电路设计可以实现显示时分秒、并对时分进行校正。实验证明，该设计的数字钟走时准确，校时方便，符合设计题目的要求。 2、设计中出现的主要问题有毛刺的消除、计时模块与扫描显示模块的连接。其中毛刺的消除是重点。在与同学的讨论中，学会了如何把所学的数字电路的知识应用于实践。了解了实际设计中常见的问题并学会了如何解决。 3、两周的课程设计使我深刻地认识到仅仅学习课本上的知识是远远不够的，必须要多动脑并用于实践，才能真正掌握所学的知识，达到学以致用的目的。我也学到了许多关于EDA的知识，掌握了MAX+Plus2的初步使用，对以后的学习有很大的帮助。 4、最后感谢同学们的帮助，感谢老师的答疑解惑。希望以后还用这样的锻炼机会，进一步增强自己的动手能力。 4