VME总线在线从串模式配置FPGA的设计与实现.pdfVIP

V肛总线在线“从串模式配置FPGA的设计与实现 中国科学院高能物理研究所(100049)魏书军，刘振安，赵棣新，过雅南 片Flash Memory中；并以加电或命令的方式通过Flash 以直接保存在PC机终端上，而不是Flash 关键词：从串模式，FPGA，Flash Memory，CPLD 中图分类号：TN402 须亲临现场，更无须取下插件。这种方便、灵活、而且可靠的FPGA配置方式，可以给使用者 提供极大的便利。 对于这种电路的设计，我们首先想到的是，该电路必须能够完成一般配置用PROM所能够 完成的工作，即在给插件加电时，能够自动把配置数据从FlashMemory中读出并配置给FPGA。 另外，该电路还必须能够方便、灵活地修改Flash Memory和FPGA中的配置数据。 1．系统构成及工作原理¨1 系统构成如图1所示，由VME总线，．EPLD控制芯片，Flash Gate Programmable 相关操作。CPLD(ComplexProgrammableLogic 号处理；Flash 的并／串转换等功能。Flash 己的控制逻辑，其程序及逻辑由用户自己定义编写。 ’ 从Flash Memor)，中读数据I …●…●…●…●…●一 套 。 ●…●…●…●-●●●…●一●■ 昌 点世Mcmo≯尘三邀挹-【一一一一· 。 ∽ 窆 叫 CPLD 二 o 警 互 ∞ 4-、、、， 蕊，一一1一一一一一，一一_{旦竺旦 ∞ 由VME总线直I 加电或命令时由 FLASH Memory 蓍 篙给戬FPG据A；’配置 ! 配置FPGA FPGA (1)加电时·B占FLASH Mcmor孀置FPG^⑦vME命令对·廖FLA$11kc∞r辑EIFPc^ @扶ⅧE总线i接／TgJEFPC,A 图l系统构成 件(．HEX)。然后，通过VME命令将配置文件中的配置数据通过VME总线写入FlashMemory中。 在给插件加电，或者在给出配置FPGA的VME命令时，CPLD开始顺序读取FlashMemory中的 配置数据，并把这些配置数据按照一定的时序配置给FPGA。另外，还可以通过VME命令，直 接将的配置文件(保存在PC机终端)中的配置数据以相应的时序配置给FPGA。(详见2．4) 2．电路设计与实现 电路的设计与实现部分主要介绍了“电路组成，“Flash 控制逻辑及“CPLD控制逻辑等几部分内容。 2．1电路组成 83 传输应答信号