数字电路与数字系统——数字电路4.pptVIP

本章主要内容 存储系统、分类及其特点 第四章 存储系统 存储器的层次结构 微机拥有不同类型的存储部件(多层/多级结构)。 寄存器堆 高速缓存cache 主存储器 联机外存储器 脱机外存储器 快 慢 小 大 容量 速度 CPU内核 §4.1 特殊存储部件 由寄存器（D触发器）构成。CPU内部，用于缓存和传输操作，容量小，速度快。 特殊存储部件 寄存器堆 寄存器队列 寄存器栈 4.1.1 寄存器堆（缓冲存储器） 由多个 寄存器构成的集合。常用于数据寄存。 有三组外部信号：地址（短地址）、数据、读/写控制。 多端口寄存器。 可同时读、写， 可同时输出两个数。 1 2 3 4 5 6 7 0 4.1.2 寄存器队列（FIFO) FIFO（First In First Out，先进先出），用若干个移位寄存器构建的小型存储部件。用于指令队列。 无地址线，双端口存储器，可同时读写。 FIFO用于两个不同系统通信、数据采集传送、串并转换。 A A B B A A A B B A 常规移位寄存器 FIFO寄存器 FIFO寄存器 A速率数据 B速率数据 CPa CPb 4.1.3 寄存器栈（LIFO) LIFO（ Last In First Out，后进先出）方式，用若干个双向移位寄存器构建的小型存储部件。 双向移位寄存器构成 用于减少函数调用时对内存的访问。 存储器：大容量存储，由TTL或MOS构成。 Read Only Memory （ROM） 特性：只能读不能写、不易失 作用：存放固定的程序和数据 内存/主存储器 随机读写存储器 Random Access Memory （RAM） 特性：能读能写、易失 作用：存放编写的程序和数据 只读存储器 §4.2 随机读写存储器RAM 4.2.1 RAM的逻辑结构 存储器的外部连线： 数据线是（双向） 控制线（单向且读、写互斥） 片选线 地址线（单向） 1 2 3 4 5 6 7 0 位线：数据线 字线：存储单元选通线 单译码方式 双译码方式 4.2.2 存储器地址译码方式 1 2 3 4 5 6 7 0 1 单译码方式 写 存储阵列 读 行地址译码器 地址总线 数据总线 一个译码器，选中一个字的所有存储元。（二维存储阵列） 2 双译码方式 两个译码器，选中交叉点的存储元。（三维存储阵列） 构成大容量存储器。 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 0 单元数×每单元的位数 3 存储器容量 字数 字长 单位：KB、MB、GB等， 其中K=210，M=220、G=230、B(Byte)=8bit 容量＝8KB=8K?8=213 ? 8 说明：13根地址线 8根数据线 4 存储器的读写操作 1 ）写操作 1) 地址有效 2)数据放总线 3)写命令有效 Address register Data register Address bus Address decoder Byte organized memory array Write Data bus 2 ）读操作 1) 地址有效 2) 读命令有效 3) 数据被复制到总线并打入寄存器 Address register Data register Address bus Byte organized memory array Address decoder Read MOS型RAM DRAM 单元：电容存储信息（1管＋1电容），漏电不稳定，需定时刷新，外围电路较复杂。 特点: 集成度高\功耗低\价格便宜 应用：微机中的内存条、显卡上的显存 SRAM 单元：锁存器（6管MOS），存储信息稳定 特点: 存取快\功耗较高\价格贵 应用： PC机中的Cache Memory cell 5 RAM的分类 RAM系列 Static RAM (SRAM) Dynamic RAM (DRAM) Asynchronous SRAM (ASRAM) Synchronous SRAM with b urst feature (SB SRAM) Extended Data Out DRAM (EDO DRAM) Burst EDO DRAM (BEDO DRAM) F ast Page Mode DRAM (FPM DRAM) Synchronous DRAM (SDRAM) Random- Access Memory (RAM) 静态SRAM 动态DRAM 异步 具有突发特性的同步 快速页模式） 扩充数据输出 突发D