ATLY之spi_flash.docxVIP

1、以下是SPI FLASH传送数据的函数/*****************************************************************************/// 函数 : spi_transfer (*send, *recv, num_bytes)// 描述 : 此函数把发送的数据写到SPI控制器的发送FIFO中,并从接收FIFO中读出从SPI总线接收到的数据./*****************************************************************************/voidspi_transfer (Xuint32 BaseAddress, Xuint8 *send, Xuint8 *recv, Xuint8 num_bytes){Xuint8 NumBytesRcvd = 0;Xuint8 NumBytesSent = 0;// 把发送的数据写入到SPI控制器的发送FIFO中while(num_bytes--) { XSpi_WriteReg(BaseAddress, XSP_DTR_OFFSET, *send++); NumBytesSent++; }// 设置SPICR寄存器,使能Master Transactions XSpi_Clear_Inhibit(BaseAddress);// 等待发送FIFO为空while (!(XSpi_ReadReg(BaseAddress, XSP_SR_OFFSET) XSP_SR_TX_EMPTY_MASK));// 从接收FIFO中接收数据while ((XSpi_ReadReg(BaseAddress, XSP_SR_OFFSET) XSP_SR_RX_EMPTY_MASK) == 0) { *recv++ = XSpi_ReadReg(BaseAddress,XSP_DRR_OFFSET); NumBytesRcvd++; }// 设置SPICR寄存器,Master Transactions 不使能 XSpi_Set_Inhibit(BaseAddress);/*如果没有数据发送或发送的数据不等于接收的数据,则显示错误 * If no data was sent or the data that was sent was not received, * then return an error */if ((NumBytesSent != NumBytesRcvd) || (NumBytesSent == 0)) {print(SPI XFER ERROR\r\n); }}问题：为什么FIFO发送完数据就得进行FIFO接收数据，难道发送出去的数据和接收的数据是一致的吗？2、以下是读SPI FLASH的状态寄存器的函数// 函数 : SF_read_status_register (Xuint32 BaseAddress)// 描述 : 这函数读SPI FLASH的状态寄存器返回状态寄存器的值.Xuint8SF_read_status_register (Xuint32 BaseAddress){Xuint8 status_reg[2], op_code[2]; op_code[0] = RDSR; SPI_FLASH_CS_LOW();// 读状态寄存器 spi_transfer(BaseAddress, op_code, status_reg, 2); SPI_FLASH_CS_HIGH();return status_reg[1];}问题：为什么返回值为status_reg[1]，为什么需要传送两个数据？难道是时序的问题吗？答案：其实这两个问题是一个问题。这得追溯到SPI总线协议了。spi 串行外围设备接口，它是一个环形总线结构，由SS,SCK,SDI,SDO,构成，这里SDI,SDO是相对于主机MASTER说的。其时序很简单，主要是在SCK控制下，主从设备的双向移位寄存器进行数据交换。上升沿发送、下降沿接收、高位先发送。上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。假设主机和从机初始化就绪：并且主机的sbuff=0xaa ，从机的sbuff=0x55 ，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。------------------------------------------------