浅议数字电路设计中常见问题.docVIP

浅议数字电路设计中常见问题 　　【摘 要】本文从数字电路设计的现状出发，对数字电路的噪讯干扰处理、数字集成电路的选择、数字电路系统设计等常见问题进行了分析。以供参考。 【关键词】数字电路设计；常见问题；注意事项 近年来，科学技术的突飞猛进引发了很多行业深刻的变革和翻天覆地的变化，数字信息行业在很多方面都处在科学技术发展的前端，其中显而易见的是数字电子科学技术，在科学大发展大繁荣的浪潮中，数字电子科学技术得到狂飙式的发展，当前毫无疑问已经成为了发展最快和影响力最大的学科之一。数字逻辑器件从20世纪60年代以小规模集成电路为主发展到前的中、大规模集成电路，甚至是超大规模的集成电路。数字逻辑器件的不断发展和应用更新，势必会推动着整个数字电路的继续前进。 1.数字电路的噪讯干扰处理 在数字电路中我们会经常采用布尔代数的数学方法，用来描述事件之间相互的逻辑关系。和一般普通代数层面中的变量不一样，逻辑变量则是用来描述逻辑关系中的二值变量， 即用1和0这两个值来表示对立的逻辑状态。数字电路依照0和1的稳定情况来作为运算基础，所以这其中就会存在噪讯界限。相对于模拟电路而言，数字电路有着非常强大的噪讯。数字电路中，数字信号因为与电流变化中磁数变化的诱导电压的影响，电流变化就会在某个地方形成了噪讯的产生地，这又与电路长度、回路的面积息息相关。数字信号转变时会带来过渡性的电路，进而带动导体产生噪讯电压，再加上噪讯电流的流动会容易造成数字电路的误动作。电路的阻抗越高受到外部噪讯干扰就越容易，对抗噪讯的干扰除了控制噪讯电压以外，还应该加大结合阻抗，同时减少输入阻抗。数字IC中如果空端子表现出open的状态就会使阻抗变高，这进而又会导致数字电路极容易受到噪讯的误动作干扰。所以，数字IC的空端子需要连接电阻与电源。多层板信号线的阻抗，因为导线系设在背景的表面上，所以也可以减低阻抗的效果。 2.数字技术与模拟技术的融合 因为LSI和IC本身的高速化，为了能够使机器能够同时达到正常运行的目标，所以这就难免会使得技术的竞争越来越激烈。尽管系统构成的电路不一定有clock的设计，但是毋庸置疑的是系统是否可靠必须要考量到选用电子组件、电路设计和成本、封装技术、防止噪讯产生、防止噪讯外漏等综合因素上。数字或模拟电路的极其小型化、多功能化、高速化会使得小功率信号与大功率信号、低输出阻抗与高输出阻抗、小电流与大电流等问题常常会在同一个密封密度的电路板中出现，设计人员置身于这样的环境就将面对如此高难度和富有设计思维的挑战。比如，十分稳定的电路和吵杂的电路相依时，一旦没有把噪讯侵入到十分稳定的电路对策看做成设计的重点，那么事后尽管进行很多次设计也将难免会陷入无解的局面。又如， 假设将小型的模拟信号增幅后， 利用10bitA/D的数字转换器转换成数字信号，但是就因为分割辐宽是4.9mV，但是要把该电压的level正确的读取出来就不会是一件容易的事情，很多事情就会使得超过10bit的A/D转换器陷入了不能正常顺利运行的困境。 3.数字集成电路的选择 基本门电路是由简单的分离元件构成，虽然设计起来比较容易简单，但是运行和反映的速度很多时候相对较慢，负载承受的能力也较差，电气的性能也有待进一步提高。目前使用得最为广泛则是数字集成电路。其优点是：体积较分立元件设备小几百倍，抗干扰能力强，故障率和功耗率都很低，输出电阻低，输出特性好，稳定性强。数字集成电路中又以是CMOS和TTL系列电路这两种为主。COMS系列器件的工作电压在3～18V之间，TTL系列的工作电压是5V，所以CMOS电路的工作范围相对较广，其噪声的容限也较大， 所需要消耗的功率相对较低。尽管CMOS的电路输入端进行了保护电路的设置，但是因为限流电阻的尺寸有限和保护二极管，这就会难免使得其承受的脉冲功率和静电电压受到限制。CMOS电路在运输、组装和调试中因为不可避免的会接触到静电和高压的物件，所以要保护好输入的静电。此外，CMOS还会产生电路锁定效应，为了安全和方便的使用，人们一直在致力于从设计和制造上排除锁定效应的研究。因为，集成电路的要求都比较高，需要先进行芯片的设计和程序的编制，但是更多的时候在使用现成数字电路中进行了简单的分析，这是非常不够的。专用的集成电路是一种新型的逻辑器件，因为其具有灵活性和通用性的特点，所以成为了对数字系统进行设计和研制的首选器件。总的来说，数字电路在今后的发展中还有广阔的空间，但是其基础知识不会发生改变，如何进行进一步的改进，这就迫切需要新型的数字人才去发现并改进当中不大完善的地方，完善和弥补电路中的每一个缺点和不足，使得当中各个部分和环节都能发挥最大的作用。 4.数字电路系统设计 数字电路设计是从原理方案出发，把整个系统