MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响-中南大学学报.PDFVIP

第 44 卷第 4 期 中南大学学报(自然科学版)  Vol.44  No.4  2013 年 4 月  Journal of Central South University (Science and Technology)  Apr. 2013  MOS 器件直接隧穿栅电流及其对 CMOS 逻辑电路的影响 1,2  1  1  2  2  唐东峰  ，张平  ，龙志林  ，胡仕刚  ，吴笑峰  (1.  湘潭大学 土木工程与力学学院，湖南 湘潭，411105；  2.  湖南科技大学 信息与电气工程学院，湖南 湘潭，411201)  摘要：随着晶体管尺寸按比例缩小，越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大，严重地影响器件和电 路的静态特性，为此，基于可靠性理论和仿真，对小尺寸MOSFET(metal­oxide­semiconductor field effect transistor)  的直接隧穿栅 电流进行研究，并通过对二输入或非 门静态栅泄漏 电流 的研究，揭示直接隧穿栅 电流对  CMOS(complementary metal oxide semiconductor)逻辑电路的影响。仿真工具为 HSPICE 软件，MOS器件模型参数 采用的是BSIM4 和 LEVEL 54，栅氧化层厚度为 1.4 nm。研究结果表明：边缘直接隧穿电流是小尺寸 MOS器件栅 直接隧穿电流的重要组成成分；漏端偏置和衬底偏置通过改变表面势影响栅电流密度；CMOS逻辑电路中 MOS器 件有 4 种工作状态，即线性区、饱和区、亚阈区和截止区；CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状 态有关。仿真结果与理论分析结果较符合，这些理论和仿真结果有助于以后的集成电路设计。 关键词：直接隧穿；MOSFET；栅氧化层；CMOS逻辑电路；漏电流 中图分类号：TN432  文献标志码：A  文章编号：1672−7207(2013)04−1438−06  Direct tunneling gate current of MOSFET and  its impact on CMOS logic circuit  1,2  1  1  2  2  TANG Dongfeng  , ZHANG Ping , LONG Zhilin ,HU Shigang , WU Xiaofeng  (1.College of Civil Engineering and Mechanics,Xiangtan University, Xiangtan 411105, China;  2. School of Information and Electrical Engineering, Hunan University of Science and Technology, Xiangtan 411201,China)  Abstract: With the scaling of MOS (metal­oxide­semiconductor) devices, gate tunneling current increases significantly  due to thinner gate oxides, and static characteristics of devices and circuit are s