可编程逻辑功能块是实现用户功能的基本单元-Read.PPT

2、逻辑阵列块LAB 由一系列的相邻LE构成。每个LAB包含8个LE、相连的进位链和级联链，LAB控制信号与LAB局部互联。 QIWEI EDA技术 第三章 FPGA/CPLD结构和应用 3.1 可编程逻辑器件概述 3.1.1 PLD的发展进程 可编程只读存储器PROM 可编程逻辑阵列PLA 可编程阵列逻辑PAL 在系统可编程的CPLD 现场可编程门阵列FPGA 通用阵列逻辑GAL 单片电子系统SoC 3.1.2 PLD的种类及分类方法 1、从结构的复杂程度分 简单PLD和复杂PLD 2、从互连结构上分 确定型PLD和统计型PLD 3、从可编程特性上分 一次可编程PLD和重复可编程PLD 一些电路符号的特殊表示 3.2 简单PLD原理 PROM（Programmable Read only memory可编程只读存储器） PLA（Programmable logic array可编程逻辑阵列） PAL（Programmable array logic可编程阵列逻辑） GAL (Generic array logic通用阵列逻辑单元) 首次采用了EEPROM（Electrically Erasable Programmable Read Only Memory ），GAL具有了电可擦除重复编程的特点。 与PAL相同的是与阵列可编程、或阵列固定的结构，且增加了输出逻辑宏单元OLMC（output logic cell），可实现多种输出模式结构。 CPLD（复杂可编程逻辑器件） CPLD主要由逻辑阵列块LAB围绕中心的可编程互连距阵单元组成，并具有复杂的I/O单元互连结构，用户可以根据需要生成特定的电路结构。 CPLD内部采用固定长度的金属线进行各逻辑块的互连。 1、逻辑阵列块LAB 一个LAB是由16个宏单元组成，每个宏单元都可以构成复杂的逻辑函数。多个LAB通过可编程连续阵列（ PIA ， Programmable Interconnect Array）和全局总线连接在一起，全局总线从所有的专用输入、I/O引脚和宏单元馈入信号。 2、宏单元 （MAX7000系列）由逻辑阵列、乘积项选择距阵和可编程寄存器组成。 3、扩展乘积项 （1）共享扩展项 （2）并联扩展项 4、可编程连续距阵PIA 5、I/O控制块 FPGA（现场可编程门阵列） 1、查找表 FPGA采用可编程查找表（Look Up Table，LUT）结构，LUT是可编程的最小逻辑构成单元。 大部份FPGA采用基于SRAM（静态随机存储器）的查找表逻辑形成结构，就是用SRAM来构成逻辑函数发生器。 FPGA通常包含三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。 可编程逻辑功能块是实现用户功能的基本单元,它们通常排列成一个阵列,散布于整个芯片；可编程I/O块完成芯片上逻辑与外部封装脚的接口,常围绕着阵列排列于芯片四周；可编程内部互连包括各种长度的连线线段和一些可编程连接开关,它们将各个可编程逻辑块或I/O块连接起来 ，构成特定功能的电路。 1、逻辑单元LE FLEX10K结构中的最小单元。 3、快速通道FastTrack 在FLEX10K结构中，LE和器件I/O引脚之间的连接试通过FastTrack互连实现的。FastTrack是一系列水平和垂直走向的连续式布线通道。 4、I/O单元与专用输入端口 FLEX10K器件的I/O引脚式由一些I/O单元驱动的， I/O单元包含一个双向I/O缓冲器和一个寄存器。 5、嵌入式阵列块EAB 在输入、输出口上带有寄存器的RAM块，是由一系列的嵌入式RAM单元构成。 (1)布线能力。Altera CPLD独特的内连线结构使其内连率很高，不需要人工布局布线来优化速度和面积。这与xilinx FPGA有限的布线线段相比，更适合于电子系统设计自动化中芯片设计的可编程器件验证。 （2)延迟可预测能力。A1tera CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，这更方便学生做设计。 (3)适用场合。CPLD更适合于完成各类算法和组合逻辑及小规模的时序逻辑。FPGA则更适合于时序较多的时序逻辑电路设计。 CPLD与FPGA的区别： QIWEI * *