原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA 原理与应用实验
8 ………………………………………….……...….……2
………………………5
…………………………..………7
………………………………………………..………10
…………………………………………………..………15
………………………………………..………20
…………………………………………….……….32
2FSK ………………………………………….…..34
PCB ……..……………………….….35
………………….………………………………36
1
8
1. MAX+plusII
2. GW48-CK EDA
3. VHDL
4 8
GW48-CK EDA EPF10K10LC84-3
1.
2. VHDL
3.
4. EDA
5.
6.
EDA Max+PlusII
VHDL
1) 4 ADDER4B.VHD
LIBRARY IEEE
USE IEEE.STD_LOGIC_1164.ALL
USE IEEE.STD_LOGIC_UNSIGNED.ALL
ENTITY ADDER4B IS --4
PORT(C4 IN STD_LOGIC --
A4 IN STD_LOGIC_VECTOR(3 DOWNTO 0) --4
B4 IN STD_LOGIC_VECTOR(3 DOWNTO 0) --4
S4 OUT STD_LOGIC_VECTOR(3 DOWNTO 0) 4
CO4 OUT STD_LOGIC) --
END ENTITY ADDER4B
1
ARCHITECTURE ART OF ADDER4B IS
SIGNAL S5STD_LOGIC_VECTOR(4 DOWNTO 0)
SIGNAL A5B5 STD_LOGIC_VECTOR(4 DOWNTO 0)
BEGIN
A5=0 A4 --4 5
B5=0 B4 --4 5
S5=A5+B5+C4
S4=S5(3 DOWNTO 0)
CO4=S5(4)
END ARCHITECTURE ART
2) 8 ADDER8B.VHD
LIBRARY I
文档评论（0）