基于脉冲反射法的电缆故障检测仪设计来源互联网本文设计了一种.DOC

基于脉冲反射法的电缆故障检测仪设计来源： 本文设计了一种以嵌入式微处理器Nios为核心的电缆故障检测仪，应用A/D器件和FPGA组成可变频率的高速数据采集系统，利用低压脉冲反射法原理来实现线缆的断路、短路、断路点、短路点的检测与定位。该仪器可广泛应用于通信维护、工程施工和综合布线，对市话电缆、同轴电缆等各种线缆进行测试和障碍维护。 引言 　　电缆是通信、测试等系统信号传输的重要载体，随着电缆数量的增多及运行时间的延长，电缆也越来越频繁地发生故障。电缆线路的隐蔽性及测试设备的局限性，使电缆故障的查找非常困难。本文设计了一种以嵌入式微处理器Nios为核心的电缆故障检测仪，应用A/D器件和FPGA组成可变频率的高速数据采集系统，利用低压脉冲反射法原理来实现线缆的断路、短路、断路点、短路点的检测与定位。该仪器可广泛应用于通信维护、工程施工和综合布线，对市话电缆、同轴电缆等各种线缆进行测试和障碍维护。 1 系统总体结构 　　利用低压脉冲反射法检测电缆故障。主要原理是：向电缆发送一个电压脉冲，当发射脉冲在传输线上遇到故障时，由于故障点阻抗不匹配，产生反向脉冲，通过计算二者的时间差△T，并分析反射脉冲的特性来进行故障的定性与定位。该方法适用于断线、接触不良、低电阻或短路故障的测试。 　　故障点距离L为：L=V·△T/2。式中，V是脉冲在电缆中的传播速度。根据反向脉冲的极性可判断故障性质：断线或接触不良引起的反向脉冲为正，低电阻或短路故障引起的反向脉冲为负。 　　该仪器是一个便携式电缆故障检测设备，可利用现代电子技术(如高速A/D技术、异步FIFO技术、现场可编程逻辑阵列FPGA等)来提高集成度和灵活性。系统总体结构如图1所示。 　　icture/500/400/data/11-06/9327008010631/1307539438_bf74ed24.jpg width=350 height=161 / ?　　脉冲发生电路产生探测脉冲，高速的A/D转换器对脉冲及其反射回波信号进行采样，使用异步FIFO作为A/D采样数据的缓存。软核Nios作为系统核心，控制检测任务的启动和结束、脉冲发送接收模式的选择、A/D采样数据的处理计算、故障性质和位置的判断及显示等。其中，软核处理器和逻辑功能都是在现场可编程逻辑器件中编程实现的。 2 功能及性能指标 　　短路测试：检测电缆芯线之间是否有不必要的连接及其位置。 　　断路测试：检测电缆中某芯线是否断路及其位置。 　　显示：显示测试结果，即测量中开路及短路的位置。 　　测量范围：2～1000 m。 　　测试精度：可选择2 m和10 m两种精度。 　　脉冲振幅：负载开路5 V。 　　脉冲宽度：20 ns，100 ns。 　　最大采样速率：100 MHz。 　　波形记录长度：1024点。 3 硬件设计 　　以Altera公司的Cyelone II系列FPGA器件EP2C20为核心，利用其Nios软核功能设计了微处理器，并完成了相关电路的设计。通过编程FPGA器件定制脉冲发生、高速时钟以及高速数据存储FIFO等模块，以此为基础设计了脉冲发送和接收电路以及高速数据采集和处理电路。 3.1 微处理器系统 　　简单来说，Nios是一种处理器的IP核，设计者可以将它放到FPGA中。Nios软核处理器是一种基干流水线的精简指令集通用微处理器，时钟信号频率最高可达75 MHz。采用Flash来存储启动代码和应用程序，当系统复位或加电启动时，Flash中的启动代码将被执行。采用SDRAM存储应用程序的可执行代码和数据，为程序提供运行空间。Nios软核与Flash和SDRAM的连接在FPGA中的设计如图2所示。 　　 ? 3.2 探测脉冲的产生 　　故障检测所用脉冲信号的宽度为20～100 ns，FPGA的工作时钟可以达到200 MHz，在其中生成减法计数器可产生满足脉宽要求的脉冲信号。减法计数器产生脉冲的幅度受限于FPGA的工作电平，对检测来说是不够的，因此从FPGA中出来的方波脉冲还要经过放大，才可以耦合到被检测线缆中去。脉冲信号调理电路如图3所示。SN74LVC4245A用作电平转换。sta和pulse_input均来自FPGA。 　　 ? 　　本设计采用的是5 V脉冲幅度，脉冲的馈送采取了晶体管射极驱动的方式。这种驱动方式比较简单，适用的器件也比较多。 3.3 A/D转换电路 　　检测脉冲的宽度为20～100 ns，相应的数据采样率在20 MHz和100 MHz之间变化，一般的A/D芯片很难满足采样的要求，而用多片A/D芯片在成本和设计上都比较困难。这里选用美国NS公司的ADC08100，其采样速率为20～100 Msps，此时采样的功耗为1.3 mW/Msps，采样的功耗会随着采样时钟增加而增加，但是采样的特性不会受